SPI通信之Slave 不受长度限制通信

最近在做两个MCU通过SPI口通信项目，以前大多数情况是使用SPI的master功能，今天在使用slave DMA传输数据时遇到一些，现将问题及关键点记录下来，为了以后避坑。MCU为两个STM32F4系列；

ST官网标准库中有两个board SPI通信例子，但是它的master和slave都是固定长度的收发数据。SPI的通信由master控制传输速率、字节长度。但slave在最初并不清楚每次传输数据的长度，并且就算事先双方约定一个固定长度，每次总是按照固定长度收发数据，但存在一种可能即时钟信号如何受到干扰导致多几个或少几个时钟，这样有可能出现死机或双方数据无法同步。因此，将slave 的DMA通信需要设计成一个不受长度限制的传输方式。

在从模式下启动通信序列

• 当从器件在其 MOSI 引脚上收到时钟信号和数据的第一个位时，通信序列开始。其 余 7 个位将加载到移位寄存器中。

• 同时，在第一个位的发送期间，将数据从发送缓冲区并行加载到 8 位移位寄存器中， 然后以串行方式将其移出到 MISO 引脚。在 SPI 主器件启动传输前，软件必须已 把要从器件发送的数据写入发送缓冲区。（第一注意点）

将数据从发送缓冲区传输到移位寄存器时，TXE 标志（发送缓冲区为空）置 1。该标志表示 内部发送缓冲区已准备好加载接下来的数据。如果 SPI_CR2 寄存器中的 TXEIE 位置 1，可 产生中断。通过对 SPI_DR 寄存器执行写操作将 TXE 位清零。

注意：软件必须确保在尝试写入发送缓冲区之前 TXE 标志已置 1。否则，将覆盖之前写入发送缓冲 区的数据。（第二个注意点）

由于此项目slave是不收长度限制的，DMA要操作的数据长度可能是全部数据区域，这样就必然会有在DMA传输中途结束DMA传输的可能。DMA虽然结束了，但是发送缓冲区中必然已经存入了下一个要发送的数据，这样会导致下一次发送第一个字节不是想要的数据，根据"第二个注意点"，要手动覆盖发送缓冲区数据。（发送缓冲器的数据和TXE标志位是无法手动清除的）。

注意：DMA的数据流使能位为0时，软件可以对配置和 FIFO 位寄存器编程；为1时禁止向这些寄存器执行写操作。（第三个注意点）

另外 将 DMA的数据流使能位置“1”以启动新传输之前，DMA_LISR 或 DMA_HISR 寄存器中与数据流相 对应的事件标志必须清零。（第四个注意点）

/**
  * @brief SPI1 send or recieve data in burst mode, use DMA
  * @note
  * @param 
      writeBuffer : need to write data buffer;
      readBuffer: store read  data buffer;
  * @retval 0 is normal;
  */
uint32_t SMI_SPI1_SendRecieveDataSlave(uint8_t *writeBuffer,uint8_t *readBuffer)
{
  uint32_t error = 0;
	
	/* Disable DMA SPI TX Stream */
  DMA_Cmd(DMA2_Stream5,DISABLE);

  /* Disable DMA SPI RX Stream */
  DMA_Cmd(DMA2_Stream0,DISABLE);
	
	/*  Clear DMA interrupt flag */
	
	DMA_ClearFlag(DMA2_Stream5, DMA_FLAG_FEIF5|DMA_FLAG_TEIF5|DMA_FLAG_HTIF5|DMA_FLAG_TCIF5);
	DMA_ClearFlag(DMA2_Stream0, DMA_FLAG_FEIF0|DMA_FLAG_TEIF0|DMA_FLAG_HTIF0|DMA_FLAG_TCIF0);
  
	/* Before modify DMA, must disable stream */
	/* RX */
	DMA2_Stream0->NDTR = SPI1_READ_MAX_NUM;
	DMA2_Stream0->M0AR = (uint32_t)readBuffer;
	DMA2_Stream0->PAR  = (uint32_t) (&(SPI1->DR));
	
	/* Before Transmit, write first byte into SPI1 DR */
	SPI1->DR = writeBuffer[0];
	
	/* TX */
	DMA2_Stream5->NDTR = SPI1_READ_MAX_NUM - 1;
	DMA2_Stream5->M0AR = (uint32_t)(writeBuffer+1);
	DMA2_Stream5->PAR  = (uint32_t) (&(SPI1->DR));
	
	  /* Enable DMA SPI TX Stream */
  DMA_Cmd(DMA2_Stream5,ENABLE);

  /* Enable DMA SPI RX Stream */
  DMA_Cmd(DMA2_Stream0,ENABLE);
	
	SPI1_SLAVE_DATA_ISREADY;
	spiSlaveDataStatus = 1;
			
	return error;
}