学习ECC校验纠错算法,有问题请教!

限时加码!20+主流AI编程工具免费用 购周边加赠Coding Plan Lite,Claude Code、Cursor等即刻畅享,学习进阶更高效! 阅读详情

 

前段时间,由于工作需要,学习了ECC校验与纠错算法(主要用于NAND FLASH中)。下面的文章是我转自chinaunix论坛的,略有点点的改动(由于图比较多,我就不上传了,有需要的朋友,可以到原帖上面看)。主要的ECC算法,我看懂了,但是其中有个问题一直搞不懂,一直也没有得到高手指点,故贴下来。还望等待高手指点。

具体转自地址:http://linux.chinaunix.net/bbs/thread-1116253-1-3.html 

 

 

Nand ECC校验和纠错 详解()

 

 

ECC的全称是Error Checking and Correction,是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Page(例如512Bytes)中只有一个或几个bit出错。ECC能纠正1比特错误和检测2比特错误,而且计算速度很快,但对1比特以上的错误无法纠正,对2比特以上的错误不保证能检测。
校验码生成算法:ECC校验每次对256字节的数据进行操作,包含列校验和行校验。对每个待校验的Bit位求异或,若结果为0,则表明含有偶数个1;若结果为1,则表明含有奇数个1。列校验规则如表1所示。256字节数据形成256行、8列的矩阵,矩阵每个元素表示一个Bit位。

其中CP0 ~ CP5 为六个Bit位,表示Column Parity(列极性),
CP0
为第0246列的极性,CP1为第1357列的极性,
CP2
为第0145列的极性,CP3为第2367列的极性,
CP4
为第0123列的极性,CP5为第4567列的极性。
用公式表示就是:CP0=Bit0^Bit2^Bit4^Bit6 表示第0列内部256Bit位异或之后再跟第2256Bit位异或,再跟第4列、第6列的每个Bit位异或,这样,CP0其实是256*4=1024Bit位异或的结果。CP1 ~ CP5 依此类推。
行校验如下图所示



其中RP0 ~ RP15 为十六个Bit位,表示Row Parity(行极性),
RP0
为第0246….252254 个字节的极性
RP1-----1
357……253255
RP2----0
14589…..252253 (处理2Byte,跳过2Byte
RP3---- 2
3671011…..254255 (跳过2Byte,处理2Byte
RP4----
处理4Byte,跳过4Byte
RP5----
跳过4Byte,处理4Byte
RP6----
处理8Byte,跳过8Byte
RP7----
跳过8Byte,处理8Byte
RP8----
处理16Byte,跳过16Byte
RP9----
跳过16Byte,处理16Byte
RP10----
处理32Byte,跳过32Byte
RP11----
跳过32Byte,处理32Byte
RP12----
处理64Byte,跳过64Byte
RP13----
跳过64Byte,处理64Byte
RP14----
处理128Byte,跳过128Byte
RP15----
跳过128Byte,处理128Byte
可见,RP0 ~ RP15 每个Bit位都是128个字节(也就是128行)即128*8=1024Bit位求异或的结果。
综上所述,对256字节的数据共生成了6Bit的列校验结果,16Bit的行校验结果,共22Bit。在Nand中使用3个字节存放校验结果,多余的两个Bit位置1。存放次序如下表所示:



K9F1208为例,每个Page页包含512字节的数据区和16字节的OOB区。前256字节数据生成3字节ECC校验码,后256字节数据生成3字节ECC校验码,共6字节ECC校验码存放在OOB区中,存放的位置为OOB区的第012367字节。

 

 

校验码生成算法的C语言实现

Linux内核中ECC校验算法所在的文件为drivers/mtd/nand/nand_ecc.c,其实现有新、旧两种,在2.6.27及更早的内核中使用的程序,从2.6.28开始已经不再使用,而换成了效率更高的程序。可以在Documentation/mtd/nand_ecc.txt 文件中找到对新程序的详细介绍。


首先分析一下2.6.27内核中的ECC实现,源代码见:
http://lxr.linux.no/linux+v2.6.27/drivers/mtd/nand/nand_ecc.c
/*
Pre-calculated 256-way 1 byte column parity
*/


static const u_char
nand_ecc_precalc_table
[] = {

   0x00, 0x55, 0x56, 0x03, 0x59, 0x0c, 0x0f, 0x5a, 0x5a, 0x0f, 0x0c, 0x59, 0x03, 0x56, 0x55, 0x00,

   0x65, 0x30, 0x33, 0x66, 0x3c, 0x69, 0x6a, 0x3f, 0x3f, 0x6a, 0x69, 0x3c, 0x66, 0x33, 0x30, 0x65,

   0x66, 0x33, 0x30, 0x65, 0x3f, 0x6a, 0x69, 0x3c, 0x3c, 0x69, 0x6a, 0x3f, 0x65, 0x30, 0x33, 0x66,

   0x03, 0x56, 0x55, 0x00, 0x5a, 0x0f, 0x0c, 0x59, 0x59, 0x0c, 0x0f, 0x5a, 0x00, 0x55, 0x56, 0x03,

   0x69, 0x3c, 0x3f, 0x6a, 0x30, 0x65, 0x66, 0x33, 0x33, 0x66, 0x65, 0x30, 0x6a, 0x3f, 0x3c, 0x69,

   0x0c, 0x59, 0x5a, 0x0f, 0x55, 0x00, 0x03, 0x56, 0x56, 0x03, 0x00, 0x55, 0x0f, 0x5a, 0x59, 0x0c,

   0x0f, 0x5a, 0x59, 0x0c, 0x56, 0x03, 0x00, 0x55, 0x55, 0x00, 0x03, 0x56, 0x0c, 0x59, 0x5a, 0x0f,

   0x6a, 0x3f, 0x3c, 0x69, 0x33, 0x66, 0x65, 0x30, 0x30, 0x65, 0x66, 0x33, 0x69, 0x3c, 0x3f, 0x6a,

   0x6a, 0x3f, 0x3c, 0x69, 0x33, 0x66, 0x65, 0x30, 0x30, 0x65, 0x66, 0x33, 0x69, 0x3c, 0x3f, 0x6a,

   0x0f, 0x5a, 0x59, 0x0c, 0x56, 0x03, 0x00, 0x55, 0x55, 0x00, 0x03, 0x56, 0x0c, 0x59, 0x5a, 0x0f,
  0x0c, 0x59, 0x5a, 0x0f, 0x55, 0x00, 0x03, 0x56, 0x56, 0x03, 0x00, 0x55, 0x0f, 0x5a, 0x59, 0x0c,
  0x69, 0x3c, 0x3f, 0x6a, 0x30, 0x65, 0x66, 0x33, 0x33, 0x66, 0x65, 0x30, 0x6a, 0x3f, 0x3c, 0x69,

   0x03, 0x56, 0x55, 0x00, 0x5a, 0x0f, 0x0c, 0x59, 0x59, 0x0c, 0x0f, 0x5a, 0x00, 0x55, 0x56, 0x03,

   0x66, 0x33, 0x30, 0x65, 0x3f, 0x6a, 0x69, 0x3c, 0x3c, 0x69, 0x6a, 0x3f, 0x65, 0x30, 0x33, 0x66,

   0x65, 0x30, 0x33, 0x66, 0x3c, 0x69, 0x6a, 0x3f, 0x3f, 0x6a, 0x69, 0x3c, 0x66, 0x33, 0x30, 0x65,
  
0x00, 0x55, 0x56, 0x03, 0x59, 0x0c, 0x0f, 0x5a, 0x5a, 0x0f, 0x0c, 0x59, 0x03, 0x56, 0x55, 0x00
};


为了加快计算速度,程序中使用了一个预先计算好的列极性表。这个表中每一个元素都是unsigned char类型,表示8位二进制数。
表中8位二进制数每位的含义:



这个表的意思是:对0~255256个数,计算并存储每个数的列校验值和行校验值,以数作数组下标。比如 nand_ecc_precalc_table[ 13 ]  存储13的列校验值和行校验值,13的二进制表示为 00001101, 其CP0 = Bit0^Bit2^Bit4^Bit6 = 0
CP1 = Bit1^Bit3^Bit5^Bit7 = 1
CP2 = Bit0^Bit1^Bit4^Bit5 = 1;
CP3 = Bit2^Bit3^Bit6^Bit7 = 0;
CP4 = Bit0^Bit1^Bit2^Bit3 = 1;
CP5 = Bit4^Bit5^Bit6^Bit7 = 0;
其行极性RP = Bit0^Bit1^Bit2^Bit3^Bit4^Bit5^Bit6^Bit7 = 1
nand_ecc_precalc_table[ 13 ] 处存储的值应该是 0101 0110,即0x56.
注意,数组nand_ecc_precalc_table的下标其实是我们要校验的一个字节数据。
理解了这个表的含义,也就很容易写个程序生成这个表了。程序见附件中的 MakeEccTable.c文件。


有了这个表,对单字节数据dat,可以直接查表 nand_ecc_precalc_table[ dat ] 得到 dat的行校验值和列校验值。 但是ECC实际要校验的是256字节的数据,需要进行256次查表,对得到的256个查表结果进行按位异或,最终结果的 Bit0 ~ Bit5 即是256字节数据的 CP0 ~ CP5.


/* Build up column parity */
        for(i = 0; i < 256; i++) {

/* Get CP0 - CP5 from table */

idx
= nand_ecc_precalc_table[*dat++];

reg1
^= (idx & 0x3f);

           //这里省略了一些,后面会介绍
       }



Reg1


在这里,计算列极性的过程其实是先在一个字节数据的内部计算CP0 ~ CP5, 每个字节都计算完后再与其它字节的计算结果求异或。而表1中是先对一列Bit0求异或,再去异或一列Bit2 这两种只是计算顺序不同,结果是一致的。 因为异或运算的顺序是可交换的。


行极性的计算要复杂一些。
nand_ecc_precalc_table[] 表中的 Bit6 已经保存了每个单字节数的行极性值。对于待校验的256字节数据,分别查表,如果其行极性为1,则记录该数据所在的行索引(也就是for循环的i值),这里的行索引是很重要的,因为RP0 ~ RP15 的计算都是跟行索引紧密相关的,如RP0只计算偶数行,RP1只计算奇数行,等等。

/* Build up column parity */
for(i = 0; i < 256; i++)

{

/* Get CP0 - CP5 from table */

idx
= nand_ecc_precalc_table[*dat++];

reg1
^= (idx & 0x3f);

/* All bit XOR = 1 ? */

if (idx & 0x40) {

reg3
^= (uint8_t) i;

reg2
^= ~((uint8_t) i);
        }

}


这里的关键是理解第8889行。Reg3reg2都是unsigned char 型的变量,并都初始化为零。
行索引(也就是for循环里的i)的取值范围为0~255,根据表2可以得出以下规律


RP0只计算行索引的Bit00的行,RP1只计算行索引的Bit01的行;
RP2只计算行索引的Bit10的行,RP3只计算行索引的Bit11的行;
RP4只计算行索引的Bit20的行,RP5只计算行索引的Bit21的行;
RP6只计算行索引的Bit30的行,RP7只计算行索引的Bit31的行;
RP8只计算行索引的Bit40的行,RP9只计算行索引的Bit41的行;
RP10只计算行索引的Bit50的行,RP11只计算行索引的Bit51的行;
RP12只计算行索引的Bit60的行,RP13只计算行索引的Bit61的行;
RP14只计算行索引的Bit70的行,RP15只计算行索引的Bit71的行;


已经知道,异或运算的作用是判断比特位为1的个数,跟比特位为0的个数没有关系。如果有偶数个1则异或的结果为0,如果有奇数个1则异或的结果为1
那么,程序第88行,对所有行校验为1的行索引按位异或运算,作用便是:

判断在所有行校验为1的行中,
属于RP1计算范围内的行有多少个------reg3Bit 0指示,0表示有偶数个,1表示有奇数个;
属于RP3计算范围内的行有多少个------reg3Bit 1指示,0表示有偶数个,1表示有奇数个;
属于RP5计算范围内的行有多少个------reg3Bit 2指示,0表示有偶数个,1表示有奇数个;
属于RP7计算范围内的行有多少个------reg3Bit 3指示,0表示有偶数个,1表示有奇数个;
属于RP9计算范围内的行有多少个------reg3Bit 4指示,0表示有偶数个,1表示有奇数个;
属于RP11计算范围内的行有多少个------reg3Bit 5指示,0表示有偶数个,1表示有奇数个;
属于RP13计算范围内的行有多少个------reg3Bit 6指示,0表示有偶数个,1表示有奇数个;
属于RP15计算范围内的行有多少个------reg3Bit 7指示,0表示有偶数个,1表示有奇数个;


所以,reg3每个Bit位的作用如下表所示:
Reg3


89行,对所有行校验为1的行索引按位取反之后,再按位异或,作用就是判断比特位为0的个数。比如reg2Bit00表示:所有行校验为1的行中,行索引的Bit00的行有偶数个,也就是落在RP0计算范围内的行有偶数个。所以得到结论:


在所有行校验为1的行中,
属于RP0计算范围内的行有多少个------reg2Bit 0指示,0表示有偶数个,1表示有奇数个;
属于RP2计算范围内的行有多少个------reg2Bit 1指示,0表示有偶数个,1表示有奇数个;
属于RP4计算范围内的行有多少个------reg2Bit 2指示,0表示有偶数个,1表示有奇数个;
属于RP6计算范围内的行有多少个------reg2Bit 3指示,0表示有偶数个,1表示有奇数个;
属于RP8计算范围内的行有多少个------reg2Bit 4指示,0表示有偶数个,1表示有奇数个;
属于RP10计算范围内的行有多少个------reg2Bit 5指示,0表示有偶数个,1表示有奇数个;
属于RP12计算范围内的行有多少个------reg2Bit 6指示,0表示有偶数个,1表示有奇数个;
属于RP14计算范围内的行有多少个------reg2Bit 7指示,0表示有偶数个,1表示有奇数个;


所以,reg2每个Bit位的作用如下表所示:
Reg2


至此,只用了一个查找表和一个for循环,就把所有的校验位CP0 ~ CP5 RP0 ~ RP15全都计算出来了。下面的任务只是按照表3的格式,把这些比特位重新排列一下顺序而已。
reg2reg3中抽取出 RP8~RP15放在tmp1中,抽取出RP0~RP7放在tmp2中,
Reg1左移两位,低两位置1
然后把tmp2, tmp1, reg1 放在 ECC码的三个字节中。
程序中还有CONFIG_MTD_NAND_ECC_SMC 又进行了一次取反操作,暂时还不知为何。


ECC纠错算法

当往NAND Flashpage中写入数据的时候,每256字节我们生成一个ECC校验和,称之为原ECC校验和,保存到PAGEOOBout-of-band)数据区中。当从NAND Flash中读取数据的时候,每256字节我们生成一个ECC校验和,称之为新ECC校验和。


将从OOB区中读出的原ECC校验和新ECC校验和按位异或,若结果为0,则表示不存在错(或是出现了 ECC无法检测的错误);若3个字节异或结果中存在11个比特位为1,表示存在一个比特错误,且可纠正;若3个字节异或结果中只存在1个比特位为1,表示 OOB区出错;其他情况均表示出现了无法纠正的错误。


假设ecc_code_raw[3] 保存原始的ECC校验码,ecc_code_new[3] 保存新计算出的ECC校验码,其格式如下表所示:



ecc_code_raw[3] ecc_code_new[3] 按位异或,得到的结果三个字节分别保存在s0,s1,s2中,如果s0s1s2中共有11Bit位为1,则表示出现了一个比特位错误,可以修正。定位出错的比特位的方法是,先确定行地址(即哪个字节出错),再确定列地址(即该字节中的哪一个Bit位出错)。


确定行地址的方法是,设行地址为unsigned char byteoffs,抽取s1中的Bit7,Bit5,Bit3,Bit1,作为 byteoffs的高四位, 抽取s0中的Bit7,Bit5,Bit3,Bit1 作为byteoffs的低四位, byteoffs的值就表示出错字节的行地址(范围为0 ~ 255)。
确定列地址的方法是:抽取s2中的Bit7,Bit5,Bit3 作为 bitnum 的低三位,bitnum其余位置0,则bitnum的表示出错Bit位的列地址 (范围为0 ~ 7)。


下面以一个简单的例子探索一下这其中的奥妙。
假设待校验的数据为两个字节,0x45(二进制为0100 0101)和0x38(二进制为0011 1000),其行列校验码如下表所示:




从表中可以计算出CP5 ~ CP0的值,列在下表的第一行(原始数据)。假设现在有一个数据位发生变化,0x38变为0x3A,也就是Byte1Bit 10变成了1,计算得到新的CP5 ~ CP0值放在下表第2行(变化后数据)。新旧校验码求异或的结果放在下表第三行。



可见,当 Bit1发生变化时,列校验值中只有CP1CP2CP4发生了变化,而CP0CP3CP5没变化,也就是说6Bit校验码有一半发生变化,则求异或的结果中有一半为1。同理,行校验求异或的结果也有一半为1。这就是为什么前面说256字节数据中的一个Bit位发生变化时,新旧22Bit校验码求异或的结果中会有11Bit 位为1




再来看怎么定位出错的Bit位。以列地址为例,若CP5发生变化(异或后的CP5=1),则出错处肯定在 Bit 4 ~ Bit 7中;若CP5无变化(异或后的CP5=0,则出错处在 Bit 0 ~ Bit 3 中,这样就筛选掉了一半的Bit位。剩下的4Bit位中,再看CP3是否发生变化,又选出2Bit位。剩下的2Bit位中再看CP1是否发生变化,则最终可定位1个出错的Bit位。下面的树形结构更清晰地展示了这个判决过程:

图表 1  出错Bit列地址定位的判决树

 

 

注意:图中的CP指的是求异或之后的结果中的CP


为什么只用CP4CP2CP0呢?其实这里面包含冗余信息,因为CP5=1则必有CP4=0CP5=0则必有CP4=1,也就是CP5CP4一定相反,同理,CP3CP2一定相反,CP1CP0一定相反。所以只需要用一半就行了。


这样,我们从异或结果中抽取出CP5CP3CP1位,便可定位出错Bit位的列地址。比如上面的例子中CP5/CP3/CP1 = 001,表示Bit 1出错。


同理,行校验RP1发生变化,抽取RP1,可知Byte 1发生变化。这样定位出Byte 1Bit 0出错。
当数据位256字节时,行校验使用RP0 ~ RP15,抽取异或结果的RP15RP13RP11RP9RP7RP5RP3RP1位便可定位出哪个Byte出错,再用CP5,CP3,CP1定位哪个Bit出错

 

 

//////////////////////////////完/////////////////////////////////////////////

 

 

 

 

 

 

现在,我的疑问就出来了。看下面一段原话:

 

 

ecc_code_raw[3] ecc_code_new[3] 按位异或,得到的结果三个字节分别保存在s0,s1,s2中,如果s0s1s2中共有11Bit位为1,则表示出现了一个比特位错误,可以修正。定位出错的比特位的方法是,先确定行地址(即哪个字节出错),再确定列地址(即该字节中的哪一个Bit位出错)。

 

 

而其对应的ECC纠错代码里面,有个纠错函数int nand_correct_data( u_char *read_ecc, u_char *calc_ecc),里面有如下的一个判断:

 

    if( ((s0 ^ (s0 >> 1)) & 0x55) == 0x55 &&
        ((s1 ^ (s1 >> 1)) & 0x55) == 0x55 &&
        ((s2 ^ (s2 >> 1)) & 0x54) == 0x54)

         {。。。。。。。}

 

 

 

这个判断的作用应该就是,判断s0s1s2中是否共有11Bit位为1?我就看不明白,为什么判断这s0s1s2是否有11个1,上面的if条件就可以判断出来?里面有什么玄机呢?望高手指点,呵呵!

 

 

 

 

 

 

 

ECC校验——汉明码(Hamming Code) 前言  本文主旨意在讲清如何根据原理构造常用的汉明码,鉴于本人在网络查阅资料过程翻阅大量低效/无效文章,特记录如下内容。前篇主要表明如果最简单直接构造汉明码,后续在了解汉明码具体校验原理的情况下,将会补录其内容。 1. 概念性解释  Error Correcting Code (ECC)校验码。  汉明码(Hamming Code)通用常用于各类Memory中纠正/检测single bit,检测double bits错误。根据结果类型可分为: . 阅读详情

相关推荐

FLASH ECC算法

文章目录1.ECC算法简介2.ECC算法描述2.1 ECC校验算法2.2 ECC纠错算法3. ECC算法步骤4. 算法验证写在最后 1.ECC算法简介 由于NAND Flash的工艺不能保证NAND的Memory Array在其生命周期中保持性能的可靠,因此,在NAND的生产中及使用过程中会产生坏块。为了检测数据的可靠性,在应用NAND Flash的系统中一般都会采用一定的坏区管理策略,而管理坏区...

sdnyqfyqf的博客 4420

【ARM Cache 及 MMU 系列文章 9 -- Cache ECC 介绍】

在 SoC(System on Chip)中,ECC(Error-Correcting Code)是一种重要的技术,用于提高存储系统的可靠性。ECC 在 SoC 的缓存中可以检测和校正存储数据中的错误,从而降低因数据错误导致系统崩溃或不正确计算的风险。Cache Tag是缓存中每个缓存行的标记信息。它帮助缓存判断一个特定的数据是否已经存储在缓存中,以及它存储在哪里。简单来说,Cache Tag 就像是每个数据的地址标签。

CodingCos的博客 798

NAND Flash ECC算法长度计算

NAND Flash中常用的纠错方式<br />       因为闪存中会有出错的可能,如果没有使用ECC模块,读出的数据和写入的数据会有不匹配的可能,也许一个文件中只有一两个bit不匹配,这也是不能容忍的。相对来说SLC中出错概率比较低,所以使用一个纠错能力不强的Hanming码就可以了,在MLC中Hanming码就显得力不从心了,需要纠错能力更强的RS或者BCH纠错方式了。<br />       BCH擅长处理随机错误,由于NAND Flash自身的特点,出现随机错误的概率更大一些,所以在MLC中目前

skynet000的专栏 1万+

nand

nand结构 NAND Flash的数据是以bit 的方式保存在memory cell,一般来说,一个cell 中只能存储一个bit。这些cell 以8 个或者16 个为单位,连成bit line,形成所谓的byte(x8)/word(x16),这就是NAND Device 的位宽。这些Line 会再组成Page。 Nand Flash 根据的page的大小,可以分为small page和

u012524708的专栏 1016

最详细的“ECC-汉明码”原理讲解

Error Correcting Code (ECC)校验码。ECC校验技术最常用的就是“汉明码()”汉明码可以实现--1-bit纠错和2-bit检错。“1-bit纠错,即知道哪一bit错了,并纠正它”“2-bit检错,即知道传输的码字中错了2-bit,但不知道哪2-bit错了。这种情况,数据只能重传”大部分都讲了“1-bit纠错”,我们讨论“1-bit纠错和2-bit检错。

qq_37708525的博客 2万+

crc可以检出奇数个错误_通信中数据发生错误,接收方如何判决?检错码与纠错码必不可少...

在数字通信系统中,模拟信号将转变为数字序列。这种位序列被称为"数据流",传输过程中某个比特可能就会发出错位,1比特错误也会导致数据输出的灾难性(重大)误差。图1 传输的01比特流几乎在所有的电子设备中,我们都会发现错误,所以我们使用差错检测和校正技术来获得精确的输出。常见的错误方式数据在传输期间(从发射器到接收器)可能被损坏。它可能受到外部噪音或其他信道的影响。在这种情况下,输入数据与接收到的...

weixin_39593498的博客 1734

DDR ECC

ECC是用于校验数据传输是否正确的一种算法ECC一般采用汉明码的基础上,调价一位校验位,采用(8,4)汉明码的形式,可以实现对单bit错误进行检测并矫正,对2bit错误进行检测。

qq_33473931的博客 1850

ECC纠错算法

NAND ECC algorithm implementation

hungtaowu的博客 7985

Verilog实现Nand Flash Ecc校验纠错

ECC校验原理 ​ ECC的全称是Error Checking and Correction,是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Page(例如512Bytes)中只有一个或几个bit出错。ECC能纠正1个bit错误和检测2个bit错误,而且计算速度很快,但对1bit以上的错误无法纠正,对2比特以上的错误不保证能检测。 ​ ECC校验码生成算法:ECC校验每次对256

WzAGC123的博客 7131

ECC校验有什么作用

内存的单bit错误和多bit错误ECC真的都能纠正吗?

BlackwhiteXYC的博客 1万+

内存ECC高级纠错算法有哪些?

13展示了一种不依赖查找表的CRC错误纠正方法,该方法使用了一个生成多项式g(x) = x^4 + x + 1,在生成了s(x) = x^2 + 1时,通过与m比特数据的组合结果进行XOR运算,从t0到t5逐步执行,最后通过计算所有数据的总和P来判断是否存在错误。然而,受限于内存中的面积、延迟和功耗约束,实现强大的多比特错误纠正ECC面临着重大挑战。例如,SECDED(可能只需要较少的校验位,而像SEC-DEC-TAEC或SSEC这样的高级ECC技术,为了实现更强大的纠错能力,可能需要更多的校验位。

存储随笔 3816

内存ECC基础纠错算法有哪些?

Chipkill技术显著提升了系统对于内存错误的抵抗能力,特别是在服务器和高性能计算环境中,能够提高系统的稳定性和可靠性,减少因内存错误导致的数据丢失或系统崩溃的风险。(图6a):首先,在发送端,数据被除以一个预定的多项式比特序列(例如,多项式p(x) = x^3 + x + 1,对应的二进制形式为1011)。SECDED编码同时应用于这四个不同的数据字,使得理论上每次最多可以纠正四个独立的单比特错误,或是一些组合的错误模式,包括一个DIMM内的多比特错误一个整个DIMM的失效。

存储随笔 5420

ECC纠错算法(二)

ECC纠错算法 汉明码实现原理 汉明码(Hamming Code)是广泛用于内存纠错的编码。汉明码不仅可检错,还可纠错。(只能发现和纠正一位错误,对于两位或者两位以上的错误无法纠正)。 我们约定一串编码里1的个数是偶数个,那么这串编码里携带的信息就是对的,否则就是错的。我们可以在开头对这串编码加一位校验码实现奇偶校验。比如: 我们想传输10010这串码,那么在传输的时候,就传010010,其中在开头的0就是校验位。 我们想传输10000这串码,那么在传输的时候,就传110000,其中在开头

u011075954的专栏 9974

常见编码算法 1--ECC纠错算法

信息编码算法 -ECC 汉明码

weixin_56255413的博客 1663

ECC纠错

转:https://www.cnblogs.com/bcxx_qin/archive/2009/06/11/1501271.html ECC的全称是Error Checking and Correction,是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Pa...

weixin_43274923的博客 2829

Nand ECC校验纠错原理及ECC代码分析

<br /> <br />1. ECC校验规则<br /> <br />ECC的全称是Error Checking and Correction,是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话,NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Page(例如512Bytes)中只有一个或几个bit出错。ECC能纠正1比特错误和检测2个比特错误,而且计算速度很快,但对1比特以上的错误无法纠正,对2比特以上的错误不保证能检测。<b

zjjyliuweijie的专栏 1952

嵌入式MCU存储器ECC工作原理

嵌入式MCU存储器ECC工作原理 注:摘自汽车电子 expert 成长之路公众号 来简单聊一聊ECCECC 是“Error Correcting Code”的简写,中文名称是“错误检查和纠正”。ECC 是一种能够实现“错误检查和纠正”的技术。 1、奇偶校验技术 要了解 ECC 技术,就不能不提到 Parity(奇偶校验)。在 ECC 技术出现之前,内存中应用最多的是另外一种技术,就是 Parity(奇偶校验)。我们知道,在数字电路中,最小的数据单位就是叫“比特(bit)”,也叫数据“位”,“比特”也是内存

weixin_41935674的博客 9885

ECC校验原理以及在Nand Flash中的应用

汽车功能安全

LouisYu的博客 9338

ECC原理和RocketChip Cache ECC实现

ECC(Error Correcting Code)全称为错误纠正码,用于对存储器的数据进行完整性检查和纠正,主要用在SRAM、DDR、NAND等存储器设备上。ECC可以对数据进行单比特纠错和多比特的检错,其原理基于汉明码编码而来。RISC-V RocketChip生成器带有Cache ECC选项,默认情况下是关闭状态,有三种类型的ECC校验可以选择,分别是:parity、sec、secded,其各个类型的含义

heyuming20062007的博客 8646
上一篇: DSP的DMA控制器与ARM的DMA控制器比较
下一篇: if else条件语句和条件(三目)运算符的应用场合
Peasant_Lee
博客等级 码龄17年 86粉丝 10原创
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值