STM32F103C8T6的vbat如何连接？

STM32F103C8T6的VBAT引脚是备用电源输入引脚，主要用于在主电源（VDD）断电时，为芯片内部的备份域（包括实时时钟RTC、备份寄存器BKP、低速外部时钟LSE振荡器等）提供独立供电，确保掉电后时间信息和关键配置数据不丢失。

针对该引脚的硬件连接，需要根据实际应用场景选择以下方案：

1. 需要掉电保持RTC或备份数据时

如果你的嵌入式项目需要用到RTC功能，或者需要在主电源断开后保存关键参数，需连接外部备用电池（典型为3V纽扣电池，如CR2032）。

• 基础接法：电池正极直接接VBAT引脚，负极接GND。
• 推荐接法（防倒灌）：为了防止VDD和VBAT之间的电位差导致电流倒灌，建议在VDD和VBAT之间各串联一个肖特基二极管（如BAT54S、1N4148等），并在VBAT引脚对地并联一个100nF（0.1μF）的陶瓷滤波电容。

2. 不需要掉电保持功能时

如果项目中用不到RTC，或者不需要在断电后保存数据，VBAT引脚严禁悬空，否则可能会引起意外的功耗增加或芯片闩锁效应。

• 常规接法：直接将VBAT引脚连接至VDD（3.3V）。这是大多数最小系统板和常规开发中的常见做法。
• 安全接法：如果担心电源波动导致电流反向注入，可以通过一个0Ω电阻、磁珠或外部二极管将VBAT连接至VDD。

3. PCB布局与硬件设计注意事项

在进行电路设计和PCB Layout时，建议遵循以下规范以保证电源稳定性：

• 滤波电容：无论采用哪种接法，都建议在VBAT引脚附近紧贴放置一个100nF的去耦电容到地，距离最好小于5mm。
• 走线要求：VBAT的走线宽度建议≥0.3mm，并尽量远离高频信号线，电池回路应尽量短以减少干扰。
• 引脚关联：如果你的设计中用到了PC13、PC14、PC15这三个引脚，VBAT必须连接有效电源（电池或VDD），因为这些引脚与VBAT供电区域相关联。

你可以根据自己项目的具体功耗需求和是否需要RTC掉电运行，来选择最适合的连接方式。

最小系统五大核心模块详解

电源电路

• LDO稳压：使用AMS1117-3.3将USB 5V降压至3.3V，为芯片供电
• 滤波去耦：LDO输入端并联10μF电解电容 + 0.1μF陶瓷电容；输出端并联22μF钽电容 + 0.1μF陶瓷电容
• 芯片去耦：每个VDD引脚就近放置0.1μF（104）陶瓷电容到地
• 模拟电源：VDDA通过磁珠或10Ω电阻与VDD隔离，并加10μF + 0.1μF滤波
• VBAT：接3.3V或3V纽扣电池（用于RTC掉电保持），不使用时接VDD

时钟电路

• HSE主晶振：8MHz无源晶振接OSC_IN/OSC_OUT（PD0/PD1），两端各接20pF负载电容到地，经PLL倍频至72MHz
• LSE低速晶振（可选）：32.768kHz晶振接PC14/PC15，搭配12.5pF负载电容，用于RTC

复位电路

• NRST引脚通过10kΩ电阻上拉至3.3V
• 并联0.1μF电容到地，实现上电自动复位
• 可选加一个复位按键（按下拉低NRST实现手动复位）

BOOT启动模式配置

• BOOT0：接10kΩ下拉电阻到GND（默认从用户Flash启动）
• BOOT1：接10kΩ下拉电阻到GND
• 如需ISP串口下载，可通过跳线将BOOT0拉高

SWD调试接口

• SWDIO → PA13
• SWCLK → PA14
• GND 和 3.3V 供电
• 使用ST-Link V2或J-Link进行程序下载与在线调试

PCB Layout 关键提醒

• 8MHz晶振尽量靠近OSC_IN/OSC_OUT引脚，走线≤300mil，下方铺地
• 去耦电容紧贴VDD引脚放置，接地端直接打过孔到地平面
• VDDA与VDD之间建议加磁珠隔离，模拟电源走线远离数字信号
• 复位按键走线尽量短，避免引入干扰