1. 为什么需要隐藏Place_Bound黑立方体
在Cadence SPB17.4中进行PCB设计时,3D预览功能是检查布局和元件位置的重要工具。但很多工程师都遇到过这样的困扰:当元件没有关联的STEP模型时,系统会自动显示一个黑色立方体来代表元件的占位空间。这个黑立方体就是Place_Bound,它确实有存在的价值,但在某些情况下反而会妨碍我们的设计检查工作。
Place_Bound本质上是一个三维边界框,它定义了元件在PCB上的物理占位空间。这个边界框包含了元件的长、宽、高信息,主要用于设计规则检查(DRC),确保元件之间不会发生物理干涉。在实际设计中,我们确实需要保留这个占位信息,因为如果将Place_Bound的高度设为0,虽然可以消除黑立方体的显示,但会导致DRC检查失效,可能引发元件碰撞等严重问题。
那么问题来了:当我们想要检查元件顶面的焊盘细节时,这个黑立方体就会完全挡住我们的视线。比如需要确认焊盘是否被阻焊层(solder mask)正确覆盖,或者检查BGA元件的焊球排列时,黑立方体的遮挡就变得非常碍事。这时候,我们就需要找到一种方法,既能保留Place_Bound的DRC功能,又能在3D预览时隐藏它的显示。
2. 3D模型显示选项详解
Cadence SPB17.4提供了灵活的3D模型显示设置,让我们可以根据需要调整显示方式。要找到这些设置,首先需要打开3D Viewer窗口,然后点击菜单栏中的"View"→"3D View Settings"。在弹出的对话框中,最关键的是"Component Display"选项组。
这里通常有三个主要的显示模式选项:
第一个选项是"Always show STEP models",即始终显示STEP模型。选择这个选项后,无论元件是否有对应的STEP模型,系统都会尝试显示3D模型。对于没有STEP模型的元件,可能会显示为空白或默认形状。
第二个选项是"Show STEP models only",即仅显示STEP模型。这是我们解决问题的关键选项。选择这个模式后,系统只会显示那些有对应STEP模型的元件,没有STEP模型的元件将完全不显示3D图形,自然也就不会出现黑立方体。


398

被折叠的 条评论
为什么被折叠?



