LPDDR5 BL/n学习

最新推荐文章于 2026-09-01 18:28:41 发布
原创 最新推荐文章于 2026-09-01 18:28:41 发布 · 4.8k 阅读 · 15 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
GEO检测
收录于
笔记

当前文章被收录于：

笔记
15 篇文章 8 人学习

工作中的小问题笔记

订阅专栏 查看详情
博客介绍了LPDDR5和DDR协议的不同，如BL/n协议定义为Effective Burst Length。还阐述了个人理解，包括LPDDR5的DQ时钟WCK和CA时钟CK的关系，速率大于3200Mbps时使用4:1模式的原因，以及BL/n代表的含义和不同模式下BL/n的差异。

协议定义

LPDDR5和DDR协议有些不同，BL/n协议上定义为Effective Burst Length，见下表：
在这里插入图片描述

个人理解

  • WCK：CK比例：LPDDR5 的DQ时钟和CA时钟分离，WCK即为DQ时钟，CK即为CA时钟；4:1表示WCK频率是CK的4倍；
  • 从上图中很明显可以看出，速率>3200Mbps(WCK>1600MHz)的时候，只能使用4:1的模式，这是因为CA驱动力有限，随着频率的上升，SI变差，所以需要使用4:1来确保采样正确性；
  • BL/n这个简写，无论是从字面上还是实际协议描述上，都是表示本次传输数据开销，对应的CK周期数(tCCD换算到CK周期数)；
  • 对于没有BG的模式(8B/16B)，BL/n_min/max都是一样的值，因为全是bank，时序参数没有不同；但是BG模式由于BG切换和BA切换时序开销不同，所以会出现BL/n_min和max的差异；
标签
#学习
Giants Shoulder - Hyrix: LPDDR5 Command Truth Table & Bank Group解析
arduino9maker的博客
03-12 442
本文从芯片验证与调试视角，深入解析LPDDR5命令真值表与Bank Group架构。文章剖析了CA总线在不同Bank模式下的命令编码差异，解释了Bank Group如何通过分组提升并行度与性能，并探讨了突发长度与命令调度的关联，为驱动开发与硬件调试提供了实战指南。
LPDDR5/LPDDR5X内存技术解析与性能优化
weixin_29698641的博客
08-02 291
低功耗双倍数据率(LPDDR)内存是现代移动设备的核心组件，通过在每个时钟周期的上升沿和下降沿传输数据实现高效能。LPDDR5和LPDDR5X作为JEDEC最新标准，在保持低功耗特性的同时，通过改进的信号调制技术和电源管理机制，显著提升了带宽和能效比。这些技术采用16n预取架构和动态突发切换机制，智能适应不同访问模式，在高端智能手机、平板电脑等移动设备中发挥关键作用。特别是LPDDR5X通过优化信号完整性和电源管理，在相同数据速率下实现了更低延迟和功耗。工程师在实际应用中需要特别关注时序参数优化、PCB设计
LPDDR5 协议 （Low Power Double Data Rate 5）
08-08
LPDDR5 SDRAM is a high-speed synchronous SDRAM device internally configured with 1 channel containing either 16 or 8 DQ signals. The bank architecture is user-selectable, and can be either eight banks (8B Mode), four banks with four bank groups (BG Mode), or sixteen banks (16B Mode). See 2.2.3 for more information.
LPDDR5命令表详解：面对8B、16B、BG三种Bank架构，你的控制器该怎么发命令？
weixin_30415113的博客
03-26 439
本文深入解析LPDDR5控制器在8B、16B和BG三种Bank架构下的命令调度策略，详细对比不同架构的物理特性和时序参数差异，并提供实战案例和优化技巧，帮助开发者提升内存带宽利用率和系统性能。
LPDDR5协议新增特性
Mr.翟的博客
04-22 1096
此外，DMI作为DBI功能时还需要满足 “ 颗粒接收到的DQ[2:7]或者DQ[10:15]中 ‘1’ 的数量 <= 4 ”，即传入颗粒中单Byte的DQ高6bit中 ‘1’ 的数量不超过4个，以尽可能降低信号翻转，降低功耗。Write X操作通过CAS指令在时钟上升沿发出的WRX控制且DC0-DC3需为保持为0，而WXSA控制DQ的低8bit，WXSB控制DQ的高8bit。【注2】WS_FS的作用，可以快速同步WCK2CK，减少WCK2CK的同步准备时间，提高DQ总线的利用效率。有单端和双端两种模式，
LPDDR5/5X协议学习笔记——WS
2301_77360557的博客
12-04 439
在 LPDDR5 中，WCK 是用于数据读写的高速时钟，CK 是用于命令和地址同步的基础时钟，且 WCK 频率固定为 CK 的 2 倍或 4 倍。CK 由 LPDDR5 内存颗粒内部的分频器对 WCK 分频得到，但分频器初始状态不确定，容易导致 CK 与原始 WCK 相位错位，进而影响命令和数据的时序匹配，这就需要 WCK2CK 同步机制来修正。由于LPDDR5的特殊性，用到了WCK、CK两个时钟，每次读写前需要额外进行时钟同步操作，WCK和CK两个时钟的同步机制如下。
LPDDR5电路设计的新功能
一只豌豆象的博客
05-10 7081
本文从硬件电路设计的角度，简述了LPDDR5 JEDEC标准中新增的功能。
LPDDR5 核心革新原理（二）：时钟架构优化 + 省电黑科技
weixin_43199439的博客
07-16 623
🎉 LPDDR5 不只是“更快”，它更“聪明”也更“省电”！✅ WCK写时钟机制✅ 多Bank Group 并行架构✅ 三级电压轨 + DVFS动态降压✅ 链路ECC + 写X + Data-Copy将性能、功耗、可靠性做到三者兼得。
LPDDR5原理简介
热门推荐
tomorrow_today的博客
02-09 3万+
LPDDR5原理 标签： 手机关键接口技术 一、接口简介 1、什么是LPDDR？ 介绍LPDDR之前得先了解什么是DDR？DDR全称为Double Data Rate SDRAM，中文名为“双倍数据率SDRAM”。DDR是在原有的SDRAM的基础上改进而来，严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR。而LPDDR是在DDR的基础上多了前缀LP(Low Power)，它拥有比同代DDR内存更低的功耗和更小的体积。 DDR与SDR区别：传统的SDR SDRAM只能在信号的上升沿进行数据传输，
LPDDR5 协议（一）WCK Operation
sinat_35591361的博客
10-20 1650
LPDDR5内存的WCK2CK同步机制解析 摘要：LPDDR5内存采用双时钟系统（WCK和CK），需通过WCK2CK同步实现时钟域转换。该过程由带有同步标志位（WS_WR/WS_RD/WS_FS）的CAS命令触发，控制器需提供半频WCK脉冲以放宽时序裕度。同步后需保持WCK切换直至突发传输完成，可通过WCK常开模式（MR18配置）或WS_OFF命令管理功耗。多Rank系统支持顺序或并行同步，断电后需重新同步。该机制确保高速数据传输时的时钟域一致性，是LPDDR5关键时序控制技术。 （字数：149字） 注：摘
Giants Shoulder - Hyrix: LPDDR5 Commands & New Features
weixin_43948262的博客
10-05 1843
我的理解是，这里的BL/n这一列参数指向的就是最少需要等待多久才能发送下一个Command的限制，而BG mode的BL32还是由BL16构成，所以这里的Different Bank的BL/n和BL16场景下的一样。需要注意的是，8B模式并不支持BL16的Data数据传输，这里的BL16只是给MRR/WFF/RFF/RDC这类命令提供了BL16的低数据量传输方案。如下图所示，BG模式下BL16会出现(2 * BL/8), 是因为在BG模式下，如果是不同BG，BL/n就可以参考16B模式，类似于独立访问。
LPDDR5/5X JEDEC学习 Week1
最新发布
m0_73820654的博客
09-01 225
一、Test学习目标：1.Initialization2.部分Training主要学习章节：Clause1-4,11,12一、TestDC 直流测试。
LPDDR5 prefetch含义理解、基本概念与具体实现
zilan23的博客
02-05 361
LPDDR5 prefetch含义理解
LPDDR发展脉络、关键技术节点与未来趋势（二）
limanjihe的专栏
03-24 465
进入2007年至2009年，移动市场发生了深刻变革。苹果iPhone的发布彻底改变了智能手机的产品定义，ARM Cortex-A8处理器的千兆赫兹化、Android操作系统的崛起，以及高清视频播放、3D游戏等应用的兴起，使得移动设备对内存带宽和容量的需求呈现断崖式上升。原有LPDDR1标准显然无法支撑这一波性能需求，JEDEC因此加快了下一代LPDDR标准的制定工作。LPDDR2标准（JESD209-2，后更新至JESD209-2E）于2009年由JEDEC正式发布。
LPDDR5 JESD209-5B 第4章：Initialization and Training 详解
xinsan5989的博客
07-16 481
LPDDR5 初始化和training章节
LPDDR4/4X DQS-DQ训练
qq_43134430的博客
07-18 1876
当DQS到到达锁存器的时候，dram将会锁存住DQ的信号，而我们进行的training是通过调整DQ相对于DQS信号的关系，比如说DQ到达dram端的时间来达到这个training的目的。如果写FIFO的命令小于5个，哪个返回的数据不满FIFO将会回复不定的数据。如果五个写FIFO的CMD连续执行之后连续执行读FIFO的命令会依次读取FIFO[0][1][2][3][4][0][1]…在另一方面，少于五个的写FIFO命令执行后执行读FIXO的命令，前面几个符合，后面会返回没有定义过的数据。
LPDDR5 JESD209-5B 第6章 Mode Register Definition — 中文整理
xinsan5989的博客
07-17 245
LPDDR5 模式寄存器翻译
LPDDR6协议详解
m0_37803115的博客
08-05 460
lpddr6结构，数据包格式，training流程，读写操作，刷新操作，内存自检等
STM32MP2x LPDDR4片选与rank映射排查：容量减半和训练失败根因
weixin_33850890的博客
08-28 545
在嵌入式系统设计中，DDR控制器的片选（chipselect）信号与内存rank之间的映射关系，是决定内存容量识别和稳定性的关键环节。LPDDR4采用命令/地址总线复用的方式，CS_n不再只是简单的使能脚，而是与CA、CKE共同构成命令接口，因此片选信号的连接和配置必须严谨。STM32MP2x的DDR控制器支持两路片选，对应单颗双rank或多颗单rank颗粒，但实际项目常因rank数量配置错误或CS0/CS1接反而导致容量减半、DDR训练失败、随机读写超时等问题。本文从内存控制器架构、硬件布线约束、Cube
LPDDR3支持帧缓冲流畅动画渲染
weixin_35826166的博客
11-07 446
本文深入解析LPDDR3在嵌入式图形系统中的关键作用，探讨其8n预取、Bank Group并发、双缓冲机制及总线优先级等技术如何协同提升动画流畅性，满足60FPS显示需求。
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值