SpinalHDL学习

2020一次转变：从Verilog到SpinalHDL

学习SpinalHDL已有近半年，其诚然小众，但“小家碧玉”未尝不是绝代佳人。 出坑Verilog 遥想当年本科之时画过电路PCB、玩儿过单片机、PLC，亦学过C#(给我那数块板子的毕设做个上位机)，Python。直到研究生之时方才选择FPGA这条道路，除了对数字电路本身的兴趣之外(对于做软件感觉一直找不到自己的优势所在，虽然最终还是进了互联网行业，也算是冥冥之中自有天意吧)，重要的便是Verilog语法简单，可以令我很快专注于电路硬件的设计而非语法本身。 “成也萧何，败也萧何”，Verilog语法确实

SpinalHDL教程：Scala简单入门及后端开发

SpinalHDL是一种基于Scala语言的硬件描述语言（HDL），它提供了一种高级抽象的方式来描述数字电路。本教程将带您从Scala的基础开始，逐步介绍SpinalHDL的概念和用法，以及如何使用它进行后端开发。SpinalHDL的设计目标是提供一种高级抽象的方式来描述数字电路，并且具有强大的硬件生成能力。在学习SpinalHDL之前，了解Scala的基本语法和概念是非常重要的。请注意，本教程仅提供了对SpinalHDL的简要介绍，您可以进一步深入学习和探索SpinalHDL的其他特性和用法。

SpinalHDL之实用工具（上篇）

本文作为SpinalHDL学习笔记第十三篇，记录使用SpinalHDL的一些实用性语法工具。然后，通过使用这些功能可以定义数字硬件，并构建强大的库和抽象。这也是 SpinalHDL 相对于其他常用 HDL 的主要优势之一，因为无需了解编译器内部原理即可扩展该语言。一个很好的例子是SpinalHDL lib，它添加了许多实用程序、工具、总线和方法。许多工具和实用程序都存在于spinal.lib 中，但有些工具和实用程序已经存在于 SpinalHDL Core 中。语法返回类型描述Int。

【SpinalHDL】Windows10系统搭建SpinalHDL 开发环境

本文主要记载如何从零开始在win平台搭建SpinalHDL开发环境并跑通第一个spinal project demo。

【SpinalHDL快速入门】5.1、SpinalHDL组织结构之Component和hierarchy

【SpinalHDL快速入门】5.1、SpinalHDL组织结构之Component和hierarchy

SpinalHDL资料汇总

本文就学习SpinalHDL历程中所使用的资料进行汇总，有感兴趣的小伙伴欢迎学习交流。Scala入门SpinalHDL是基于Scala来实现的，因此在学习SpinalHD...

SpinalHDL学习（1）--环境搭建与工程创建

sd

SpinalHDL中的Clock domains时钟域学习

SpinalHDL中的ClockDomain时钟域

入坑 spinalHDL

入坑 spinalHDL，学习第3天，各种懵，为什么我的就是编译不成功。。。。。

Spinal HDL学习资源

最近开始接触SpinalHDL，所以收集了一些不错的学习资源，可供大家参考。 SpinalHDL是基于Scala语言开发的设计语言，使用SpinalHDL需要对Scala有一定了解。下面的两篇博文非常全面而又简洁的介绍了Scala，对上手非常有帮助。 https://vvviy.github.io/2018/12/01/Learning-Chisel-and-Scala-Part-I/ https://vvviy.github.io/2018/12/12/Learning-Chisel-and-Sca

SpinalHDL学习笔记（1）——Scala和sbt安装

本文主要讲解Linux平台（Ubuntu）中Scala的安装，由于sbt资源下载速度较慢，建议使用科学上网方法，如果没有也可以尝试一下方法。Spinal是一个Scala库（使用Java VM的编程语言），因此需要设置Scala环境；有很多方法可以做到这一点。此外，它还生成 VHDL、Verilog 或 SystemVerilog，可供许多不同的工具使用。本节介绍支持的 SpinalHDL 描述到仿真 流程的安装方法，但可能还有其他方法。

verilog 任意比例分频电路的实现_从Verilog到SpinalHDL

不点蓝字，何来故事？　　学习SpinalHDL已有近半年，其诚然小众，但“小家碧玉”未尝不是绝代佳人。出坑Verilog遥想当年本科之时画过电路PCB、玩儿过单片机、PLC，亦学过C#(给我那数块板子的毕设做个上位机)，Python。直到研究生之时方才选择FPGA这条道路，除了对数字电路本身的兴趣之外(对于做软件感觉一直找不到自己的优势所在，虽然最终还是进了互联网行业，也算是冥冥...

SpinalHDL之IIC（三）

为例，介绍一下SpinalHDL实际描述。本文作为SpinalHDL学习笔记第。本篇介绍IIC顶层模块。

SpinalHDL之结构（三）

⼀、简介(Introduction)⽤Scala函数产⽣硬件的⽅式与VHDL/Verilog中非常不同, 原因如下：

SpinalHDL之时序逻辑(Sequential logic)（一）

⼀、简介(Introduction)在SpinalHDL中创建寄存器与VHDL和Verilog中区别很⼤。在SpinalHDL中, 没有process/always块, 寄存器在声明的时候就清晰地定义出来。

SpinalHDL之结构（四）

⼀、简介(Introduction)在SpinalHDL中, 时钟和复位信号能结合起来构成时钟域(clock domain)。时钟域可以应⽤于设计的某些区域中, 例化在这些区域中的所有同步单元都会隐式地使⽤这些时钟域。时钟域的应⽤的⼯作模式类似于堆栈, 这意味着你在⼀个给定的时钟域中仍然可以在本地施加另⼀个时钟域。需要注意的是, ⼀个寄存器在它被创建的时候捕捉时钟域, ⽽非它被赋值的时候。所以请确保在你所希望的ClockingArea中创建寄存器。⼆、例化(Instantiation)

介绍一下 SpinalHDL

还有用户可能关心它和Chisel的区别，参考内容里提到SpinalHDL直接生成Verilog，而Chisel需要经过Firrtl转换，生成的代码可读性不如Spinal。需要结构清晰，分点说明核心特性、优势、设计流程、应用场景和与Chisel的对比，避免使用技术术语过多，让读者容易理解。作为 Scala 的库，SpinalHDL 继承了 Scala 强大的函数式编程、类型系统和元编程能力，支持复杂的参数化设计和高层次抽象（如总线封装、流水线自动生成）。：模块例化时自动完成信号连接，减少手动连线的错误。

精彩回顾 l SpinalHDL应用前景探索线上研讨会

2022年12月16日，达坦科技联合SpinalHDL社区，举办了SpinalHDL Webinar 2022。在题为《SpinalHDL应用前景探索》的线上研讨会上，九位分享人在三个讨论分主题下做了各自领域内应用Spinal HDL的实践、挑战和经验的分享。

SpinalHDL之结构（一）

⼀、简介(Introduction)正如VHDL和Verilog, 你可以在SpinalHDL中定义模块来进⾏层次化设计。然⽽, 在SpinalHDL中, 你不需要在例化的时候分配他们的端⼝。