高速串行链路AC耦合电容布局：协议规范与信号完整性实战解析

1. 高速串行信号里的“守门员”：AC耦合电容

如果你玩过高速电路设计，尤其是搞过PCIe、SATA、USB 3.0这些接口，那你肯定在原理图上见过一个东西：在差分信号线上，总会串接那么一两个小小的电容。这玩意儿，行话叫AC耦合电容，也有人叫它隔直电容。我第一次接触它的时候，心里也犯嘀咕：这不就是个电容吗？放哪儿不是放？值选个差不多的不就行了？后来在实际项目中踩过几次坑，烧过几块板子，才真正明白，这个小东西的摆放位置和选型，简直就是高速信号链路里的“守门员”，位置站对了，信号畅通无阻；站错了，或者“体格”（参数）不对，整个链路的性能可能直接就垮了。

简单来说，AC耦合电容的核心任务就两个：“阻断直流”和“保护家门”。很多高速串行信号，比如PCIe，在传输时会在信号上叠加一个直流偏置电压，这主要是为了优化接收器的灵敏度，减少信号在长距离传输中的衰减。但是，接收端芯片内部通常自己有一套精密的偏置电路。如果发送端送来的直流偏置和接收端期望的不一致，就会出问题。这个电容就像一道只允许交流信号（也就是我们真正需要的数据）通过的关卡，把直流成分牢牢挡在外面，确保信号在0电平上下对称摆动，让接收器能正确识别“0”和“1”。另一个作用是过压保护。想象一下，你的设备通过SATA线或者USB线连接到外部，在热插拔的瞬间，难免会产生一些电压尖峰。这个串联在信号路径上的电容，能在一定程度上缓冲和隔离这些突如其来的“浪涌”，保护后面娇贵的接收芯片。

所以，这个“守门员”该站在发送端门口，还是接收端门口，或者是连接器这个“大门”边上？这可不是随便拍脑袋决定的。它背后是信号完整性（SI）的深层次考量，也受到不同协议规范的明确约束。放错了地方，可能会引入额外的阻抗不连续点，导致信号反射，眼图塌陷，误码率飙升。今天，我就结合我这十来年摸爬滚打的经验，以及PCIe、SATA、USB等主流协议的白皮书规范，跟你好好掰扯掰扯这里面的门道，让你在下次布局时，心里更有底。

2. 协议怎么说？白皮书里的硬性规定与建议

很多工程师觉得电容放哪儿是个SI仿真问题，这没错，但首先，它是个“合规”问题。各大标准组织在制定协议时，已经对AC耦合电容的放置给出了非常明确的规定或强烈建议。不按规矩来，轻则兼容性测试（Compliance Test）过不了，重则设备之间根本无法通信。咱们先来看看几个主流协议是怎么说的。

2.1 PCIe：位置取决于“板内”还是“板间”

PCIe（Peripheral Component Interconnect Express）协议在这方面的规定可以说是最清晰、也最常被讨论的。它的规则核心取决于发送端（Tx）和接收端（Rx）是否在同一块PCB板上。

• 板间连接（CEM规范）：当发射芯片和接收芯片位于不同的板卡上，比如显卡插到主板上，或者通过线缆连接时，PCIe卡机电（CEM）规范明确要求AC耦合电容必须放置在发送端（Tx）。为什么？主要出于系统级互操作的考虑。主板（下游端口）和插卡（上游端口）可能来自不同厂商，其直流偏置电压可能存在差异。将电容放在发送端，意味着每个发送器都负责阻断自己的直流成分，这样无论插上什么卡，接收端看到的都是没有外部直流偏置的“干净”交流信号，保证了互联的通用性。这是硬性规定，没得商量。
• 板内连接：如果发