【芯片设计- RTL 数字逻辑设计入门 5 -- RTL 全加器实现及验证】

【数字IC基础知识1之数字芯片设计流程

数字IC基础知识1之数字芯片设计流程 一，数字芯片设计流程 数字芯片设计分为前端设计和后端设计，其中前端（又称逻辑设计）包括以下部分： 1，需求分析 2，功能架构设计 3，RTL代码设计 4，功能仿真验证（前仿） 5，逻辑综合 6，静态时序分析 7，形式验证Formality 后端设计（又称物理设计），包括： 1，DFT 2,布局规划 3，时钟树综合CTS 4，布线 将前端提供的网表实现成版图，包括各种标准单元之间的走线。 5，寄生参数提取 6，物理版图验证 实际的后端流程还包括电路功耗

AI芯片设计入门指南：从RTL到NPU验证的完整路径

AI芯片设计是融合算法、体系结构与数字逻辑的交叉领域，核心目标是将神经网络中的卷积和矩阵运算高效映射为硬件电路。这一过程涉及乘加阵列组织、数据复用策略、片上存储与带宽优化等关键原理，其工程价值在于突破通用处理器在AI推理场景下的算力与功耗瓶颈，广泛应用于边缘计算、自动驾驶、云端推理等场景。要真正掌握AI芯片设计，需要具备从RTL编写、仿真验证到FPGA原型实现的全链路能力。基于开源工具链（如Verilator、Cocotb、GTKWave）搭建小型NPU验证环境，是理解数据通路、控制逻辑与时序收敛的高性价比

FPGA工程师面试——RTL知识与编程

了解RTL的基本概念和编程技巧，并能回答相关问题，是成功通过面试的关键。通过不断学习和实践，提升自己在RTL领域的技能水平，将有助于在面试中展现出更强的竞争力。在FPGA工程师的面试中，RTL（Register Transfer Level）知识与编程是一个重要的考察点。寄存器传送级：RTL描述的是数字电路的行为和结构，其中最小的基本单元是寄存器。时序逻辑：RTL描述的数字电路中一般都包含时序逻辑，它是指电路中的输出信号是由前一状态的输入信号和当前状态的寄存器值共同决定的。一、RTL的基本概念。

【芯片设计- RTL 数字逻辑设计入门 5.9 -- verilog 有符号数加减法】

在Verilog中，对于有符号数的加法运算，其操作过程与在二进制算术中的标准加法类似，但需要特别注意数值的溢出和符号位。在Verilog中，溢出的行为会继续按照二进制加法规则进行，导致结果环绕。根据指示信号select的不同，对输入信号a,b实现不同的运算。（two’s complement）表示的，其中最高位用作符号位（0为正，1为负）。如上图所示，代码中使用位拼接的方法将 a、b的最高位（符号位）补给c。这里，最左边的1表示发生了溢出（在8位加法中被丢弃），结果是。是-1的补码表示，因此结果是-1。

海康威视 2024届 数字逻辑设计 实习笔试分析

记录一下 5月11日晚，做的海康威视的一场笔试。分享给需要的IC人。 岗位：数字逻辑设计工程师（浙江 杭州） 转载需要本人同意！ 我的见解不一定都是准确的，欢迎评论区交流指正~~

【芯片设计- RTL 数字逻辑设计入门 番外篇 5 -- 芯片产业 - 常见流程和术语】

是Fabrication（制造）和 less（无、没有）的组合，是指 “没有制造业务、只专注于设计”的集成电路设计的一种运作模式，也用来指代未拥有芯片制造工厂的IC设计公司；芯片是以上各工艺层精密叠加的产物。：Wafer上的一个小块，就是一个晶片晶圆体，学名die，封装后就成为一个芯片（chip），wafer首先经过切割，然后测试，将合格的 die 取下。原装片：三星、现代等厂商，生产出来的晶圆是按容量分等级的，高于93%容量的晶圆被称为A级品，简称A片，原厂封装并提供质保，品牌闪存一般使用此类芯片。

【芯片设计- RTL 数字逻辑设计入门 5.12 -- 函数实现数据大小端转换】

在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用，以提高代码的复用性和提高设计的层次，分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。在函数的定义中必须有一条赋值语句给函数中与函数名同名、位宽相同的内部寄存器赋值。函数定义不能包含有任何的时间控制语句，即任何用#、@、wait来标识的语句。使用Verilog HDL实现以上功能并编写testbench验证。函数中只有组合逻辑，所以函数是可以综合的。函数不能调用“task”。

【芯片设计- RTL 数字逻辑设计入门 5.10 -- generate_for 和 for】

genrate for 和 C 代码中的 for 循环不一样，C 代码中的for 循环语句是串行执行的，generate for 的语句是并行执行的。forever 语句表示永久循环，不包含任何条件表达式，一旦执行便无限的执行下去，系统函数 $finish 可退出。从波形的输入信号 data_in 和 输出信号 data_out 可以看到，成功的完成了对输入信号的位置换。常数循环次数的for循环是唯一可以被综合成电路的循环。引起的，所以在coding 的时候一定需要检查清楚。：8bit位宽的无符号数。

【芯片设计- RTL 数字逻辑设计入门 5.11 -- 使用子模块实现三输入数的大小比较】

如果只用2个子模块，那么 T 时刻比较 a 和 b 得到 tmp1，再比较 tmp1 和 c 的时候是 T+1 时刻的 c 和 T+1 时刻的 tmp1，而 tmp1 代表的是 T 时刻 a 和 b 的较小值，所以这时候比较的 T 时刻的 a、b 和 T+1 时刻的 c，显然不符合要求。并在主模块中例化，实现输出三个8bit输入信号的最小值的功能。在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用，以提高代码的可复用性和设计的层次性，方便后续的修改。

【芯片设计- RTL 数字逻辑设计入门 5.13 -- verilog CRC-8 实现】

假设你有一本书，你想检查这本书是否完整，没有丢失任何页面。CRC校验就像是你在书的每一页上都做一个特殊的标记，然后计算所有这些标记的总和。你告诉接收者（比如你的朋友）也按照同样的方法来做。你的朋友收到书后，也按照相同的方法做标记并计算总和。然后，他将他的总和与你的总和进行比较。如果两者相同，那么书很可能是完整的；如果不同，那么书可能在传输过程中丢失了一些页面。

数字IC设计知识结构

一、IC 定义IC就是半导体元件产品的统称，IC按功能可分为：数字IC、模拟IC、微波IC及其他IC。数字IC就是传递、加工、处理数字信号的IC，是近年来应用最广、发展最快的IC品种，可分...

【芯片设计- RTL 数字逻辑设计入门 番外篇 9.5 -- SoC DV 验证中的 UPF】

UPF（统一电源格式，Unified Power Format）是由IEEE 1801定义的一种**描述电源意图（Power Intent）**的语言，它与 RTL 代码分离，专门用于描述：电源域（Power Domain）电源开关（Power Switch）电源状态表（Power State Table）电源相关的约束（如隔离、保持、重置）

RNA-Seq数据分析实战：从FastQC到STAR比对的完整流程（附避坑指南）

本文提供了RNA-Seq数据分析从FastQC质控到STAR比对的完整实战流程与避坑指南。详细解读了FastQC/MultiQC报告的关键指标，并重点阐述了STAR比对工具的核心参数设置、索引构建及性能优化策略，旨在帮助用户获得准确可靠的比对结果，为下游基因表达分析奠定坚实基础。

Excel VBA+Adobe Acrobat Pro PDF发票识别全流程（附避坑指南）

本文详细介绍了如何利用Excel VBA与Adobe Acrobat Pro的API接口，构建一套企业级PDF发票智能识别与处理系统。内容涵盖从环境配置、核心文本提取原理、数据解析清洗到工程化脚本设计的全流程，并针对密码区干扰、不征税发票等常见问题提供避坑指南，旨在帮助财务人员和开发者实现高效、精准的财务数据处理自动化。

硬件单板类机考复习提纲

6、 功率晶体管低导通损耗时处于的状态（饱和状态、放大状态、截止状态）（放大器的采样频率特性）总结：元器件特性（电阻、电容、二极管、三极管、晶体、晶振、MOS、磁珠等）信号质量问题产生根因（单调性、边沿过缓、毛刺、回沟、抖动等）3、 几种电容容量范围大小（超级电容、钽电容、陶瓷电容、铝电容）66、背板连接器接触设计的接触顺序（先导向、再地针、最后信号针）28、逻辑电平接口的特性（CMOS、TTL、ECL、PECL）76、差分电平（lvpecl、RS-422/485、cml）

医疗工具识别（手术器械计数）：基于YOLOv8的智能手术器械管理系统

YOLOv8是Ultralytics公司于2023年推出的最新一代目标检测算法，相比前代YOLOv5，在精度和速度上都有显著提升。Anchor-free检测：不再使用预定义的anchor boxes，简化了检测流程更高效的骨干网络：采用CSPDarknet53作为特征提取网络多尺度特征融合：通过PANet结构实现更好的小目标检测损失函数优化：使用CIoU损失提高边界框回归精度YOLOv8提供了多种规模的模型（n/s/m/l/x），可根据实际需求在精度和速度之间进行权衡。

26. 如何给 SAP BTP Cloud Foundry 环境分配运行时内存

摘要：本文解答了SAP BTP Cloud Foundry环境中Space可用内存为0MB的问题。指出Space内存配额取决于Org配额分配，其计算方式为Org总配额减去所有运行中应用实例的内存预留总和。详细解释了SAP BTP的资源分配层级（Global account→Subaccount→Environment→Org→Space），并说明如何通过Global account的Entity Assignments查看Memory Plan配额分配（以GB为单位）。最后建议遇到问题的用户检查Subacc

STM32智能小车控制舵机转向

文章目录前言一、舵机简单介绍及接线方式二、cubeMX配置三、代码解析总结 前言 本文将带大家学习如何驱动舵机转向 一、舵机简单介绍及接线方式 信号线（黄线）红线（电源线）棕色(地线） 舵机的控制一般需要一个20ms左右的时基脉冲，该脉冲的高电平部分一般为0.5ms-2.5ms范围内的角度控制脉冲部分，总间隔为2ms。以180度角度伺服为例，那么对应的控制关系是这样的： 0.5ms--------------0度； 1.0ms------------45度； 1.5ms------------90度； 2

YOLOv11改进-卷积-引入小波卷积WTConv 解决多尺度小目标问题

1.首先，WTConv利用二维Haar小波变换对输入图像进行多级分解。低频分量 (LL)：捕捉图像的低频信息，如整体形状或轮廓。水平高频分量 (LH)：捕捉图像中的水平边缘信息。垂直高频分量 (HL)：捕捉图像中的垂直边缘信息。对角线高频分量 (HH)：捕捉图像的对角线细节。在每一级的小波变换中，图像被下采样（空间分辨率减半），但频率信息得到了更细的分解。递归地执行小波变换（称为多级分解）可以得到不同尺度下的频率分量。

爬虫瑞数5.5案例：欧冶钢材交易官网，带后缀K5nOZLud（面向对象补环境）

瑞数动态安全 Botgate（机器人防火墙）以“动态安全”技术为核心，通过动态封装、动态验证、动态混淆、动态令牌等技术对服务器网页底层代码持续动态变换，增加服务器行为的“不可预测性”，实现了从用户端到服务器端的全方位“主动防护”，为各类 Web、HTML5 提供强大的安全保护。由于之前某通信的瑞数已经调整，这里再出一篇文章，瑞数特点以及请求执行的流程已在之前的文章中分析过，这里不再特别讲解；

老版QQ原生表情gif动态

这是老版的QQ表情，不过全是动态的的，Windows照片查看器是不会动的，可以右击用浏览器打开查看，再说一遍是老版的，只是分享给宁愿用老版也要动态的人。

大中型超市收银系统(可直接运行)

光步前台收银系统系统功能：商品销售、商品退货、挂单、收银员权限、会员销售、单品取消、整单取消、商品查询、脱机销售、脱机数据上传，基本资料下载，开钱箱、小票打印、收款结算，支持多币种付款方式（现金、储值卡、礼券、微信等）,支持多种促销。运行环境：.net 4.0登陆信息用户名:1001 密码:123456内置商品信息，商品编码可输入00001000 - 00010000,测试效果相关功能键F5 结算 F9挂单 F11商品查询 F8退货 Insert单品取消 Del整单取消 F12开钱箱F2 会员 Ctrl+Z退出系统 Home 锁屏 相关源码待公开

锂电池充电器电路设计 里面有电路

锂电池充电器电路设计 里面有电路 3.7V升压到5V电路设计。

C# WinForm 基于DirectShow.dll编写的程序，可边预览边保存视频，音频和图片

基于微软的DirectShow.dll的二次开发1.自动识别连接的摄像头跟麦克风且可以对其进行选择（默认选中第一个）2.可录制wmv和avi两种格式的视频并且都带有音频，avi可以录制的分辨率和帧数进行选择，wmv默认进行了淸晰度优化如不喜欢可去除代码中有相关提示3.可在预览点开之后进行拍照，也可边录制视频边拍照4.添加了视频和音频的压缩功能（酌情使用）这次二次开发发现C#对DirectShow的相关信息太少，这次做完也不敢藏私共享出来，还望大家指正