状态图状态表

关注

原创最新推荐文章于 2026-08-14 14:36:39 发布 1.4w 阅读 AI 写同款· GEO 优化 ›

SSI同步时序逻辑电路设计步骤以及例题解析了解SSI同步时序逻辑电路设计步骤，学会SSI同步时序逻辑电路设计。阅读详情

建立原始状态图和原始状态表

    原始状态图和原始状态表是对设计要求的最原始的抽象，是构造相应电路的依据。由于状态图比状态表更形象、灵活，一般先画状态图后作状态表。如果原始状态图不能正确地反映设计要求，则依此设计出来的电路必然是错误的。因此，建立正确的原始状态图和状态表是同步时序电路设计中最关键的一步。
    原始状态图的形成是建立在对设计要求充分理解的基础之上的，设计者必须对给定的问题进行认真、全面地分析，弄清楚电路输出和输入的关系以及状态的转换关系。一般应考虑如下几个问题：

    一、确定电路模型

    同步时序电路有Mealy型和Moore型两种模型，具体将电路设计成哪种模型，有的问题已由设计要求规定，有的问题可由设计者选择。不同的模型对应的电路结构不同，设计者在选择时，应根据问题中的信号形式、电路所需器件的多少等综合考虑。

    二、设立初始状态

    时序逻辑电路在输入信号开始作用之前的状态称为初始状态。同一个电路用不同状态作为初始状态时，对相同输入序列所产生的状态响应序列和输出响应序列一般是不相同的。因此，在建立原始状态图时，应首先设立初始状态，然后从初始状态出发考虑在各种输入作用下的状态转移和输出响应。

    三、根据需要记忆的信息增加新的状态

    同步时序电路中状态数目的多少取决于需要记忆和区分的信息量。一般来说，若在某个状态下出现的输入信号能用已有状态表示，则应转向已有状态。仅当某个状态下出现的输入信号不能用已有状态表示时，才令其转向新的状态。这样，从初始状态出发，逐个增加和完善，直到每个状态下各种输入取值均已考虑而没有新的状态出现为止。

    四、确定各时刻电路的输出

    时序逻辑电路的功能是通过输出对输入的响应来体现的。因此，在建立原始状态图时，必须确定各时刻的输出值。在Moore型电路中，应指明每种状态下对应的输出；在Mealy型电路中则应指明从每一个状态出发，在不同输入作用下的输出值。
    在描述一个逻辑问题的原始状态图和原始状态表中，状态数目不一定能达到最少，这一点无关紧要，因为可以对它再进行状态化简。设计者应把清晰、正确地描述设计要求放在第一位。其次，由于在开始时往往不知道描述一个给定的逻辑问题需要多少状态，因此，在原始状态图和状态表中一般用字母或数字表示状态。