Cs-Kapok
码龄7年
求更新 关注
提问 私信
  • 博客:45,632
    45,632
    总访问量
  • 8
    原创
  • 133
    粉丝
  • 42
    关注
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:上海市
加入CSDN时间: 2020-03-09

个人简介:东南大学在读研究生,热爱电子设计

博客简介:

Cs_Kapok的博客

查看详细资料
个人成就
  • 获得79次点赞
  • 内容获得18次评论
  • 获得285次收藏
  • 博客总排名2,104,556名
创作历程
  • 8篇
    2020年
成就勋章
TA的专栏
  • IC/FPGA设计
    3篇
  • 个人信息
    1篇
  • KiCad学习系列
    1篇
  • 雷达通信一体化
    1篇
  • Zynq学习系列
    2篇

TA关注的专栏 1

TA关注的收藏夹 0

TA关注的社区 1

TA参与的活动 0

兴趣领域 设置
  • 嵌入式
    嵌入式硬件
  • 硬件开发
    fpga开发dsp开发arm开发基带工程pcb工艺
创作活动更多

【多重好礼】鸿蒙心迹 · 开发录原创征稿活动

鸿蒙开发者的实战经验,值得被记录。从踩坑排查到项目复盘,从工具脚本到学习笔记,每一段真实的开发经历,都是社区最宝贵的技术资产。「鸿蒙心迹 · 开发录」正式启航,不限主题、随时可写,只要是鸿蒙开发相关的真实经验都欢迎投稿。 本活动为 [HarmonyOS 7.0 创新内容共创季](https://builderx.csdn.net/activity-site/harmonyos/activity2026)双轨征文之一,与[「共创季 · 稿事节」](https://harmonyosdev.csdn.net/6a97f0de2b83d06f0ecadec5.html)深度征文互补——「稿事节」写深度技术长文,「开发录」写日常开发实战笔记。 「开发录」每月一期,12月截止,本季共三期,投稿即有机会获得京东卡、CSDN博客流量券、亿万Token、社区定制周边好礼!

57人参与 去参加
  • 最近
  • 文章
  • 专栏
  • 代码仓
  • 资源
  • 收藏
  • 关注/订阅/互动
更多
  • 最近

  • 文章

  • 专栏

  • 代码仓

  • 资源

  • 收藏

  • 关注/订阅/互动

  • 社区

  • 帖子

  • 问答

  • 课程

  • 视频

搜索 取消

数字电路设计之奇数分频

奇数分频几乎是初学逻辑电路设计时,必然会遇到的一个问题。假如对时钟的占空比没有要求,相信任何一个初学者都可以立马写出分频的RTL代码。难点就在于对50%占空比的处理,其核心思想就在于利用寄存器的不同捕获边沿。假设奇数分频的值为2N+1,同时进行2路分频,第1路在上升沿完成...
原创
博文更新于 2020.08.11 ·
2460 阅读 ·
3 点赞 ·
1 评论 ·
20 收藏

数字电路设计——异步复位同步释放

在数字逻辑电路中,复位信号的设计是首要解决的基本问题。在进行复位信号设计之前,需要明确的是,复位信号只对时序电路有效,因为时序电路属于双稳态电路,在上电后需要保证电路处于已知的初始态,才能保证正常运行。而对于组合逻辑电路来说,组合逻辑本身不具有存储的功能,因此不需要复位信号。复位信号可以分为同步复位和异步复位两大类。同步复位指的是当复位信号发生变化时,并不立即生效,而是等到有效时钟沿采集到复位信号的变化后,才会对寄存器进行复位操作。从同步复位的描述中,就可发现同步复位的过程是依赖于时钟信号的,所以称之为
原创
博文更新于 2020.08.02 ·
1845 阅读 ·
5 点赞 ·
0 评论 ·
33 收藏

我的第一篇CSDN

创建个人博客的缘起2020年初对于我们来说可能是一个比较特殊的时段,自武汉爆发的肺炎疫情以超乎2003年非典的严重态势蔓延到了全国范围,甚至世界。面对这不知是该称为天灾还是人祸的疫难,无论是像我一样的学生,抑或是身处职场的工作者,大家都被困在了以家庭为中心的方寸之地。而在1月26日这一天,已经退役的篮球运动员科比也葬身于洛杉矶西部的直升机空难之中。科比的身故真的可以称之为巨星的陨落,在NB...
原创
博文更新于 2020.08.02 ·
507 阅读 ·
4 点赞 ·
2 评论 ·
0 收藏

数字电路设计中的单bit脉冲信号跨时钟域处理

跨时钟域处理一直是数字IC,FPGA等数字电路设计中最常见的问题,英文说法是***Clock Domain Conversion***。之所以需要进行数字信号的跨时钟域处理,主要是因为当信号进入异步时钟域时,如果信号进行跳变的时刻处于异步时钟域中触发器的建立时间和保持时间内,触发器无法确定采集到的信号究竟是高还是低,所以输出端会出现不稳定的状态,也就是亚稳态。如下图所示:对于数字信号的跨时钟域问题,有很多已经非常成熟的处理方式,例如寄存器打两拍,DMUX,结绳信号法,异步FIFO等。本篇文章主要介绍的方
原创
博文更新于 2020.07.30 ·
1877 阅读 ·
3 点赞 ·
0 评论 ·
21 收藏

我为什么选择KiCad?

开篇说到PCB设计软件,不知道大家率先映入脑海的是什么呢?Altium Designer,Cadence Allegero,还是Eagle?我想,以上这几个名字应该是占据比重最大的。关于PCB设计,博主在之前基本没有接触过,本科时期也不过就是简单地在电工实习里照葫芦画瓢,迷迷糊糊地用过一次AD。而到了硕士阶段,由于所学专业不是直接与硬件电路设计相关的,所以到目前为止,我还一直没有PCB电路板绘...
原创
博文更新于 2020.03.13 ·
12762 阅读 ·
6 点赞 ·
0 评论 ·
10 收藏

初识——雷达通信一体化技术

开篇为什么我会在自己的个人技术博客里发表一些有关雷达通信一体化技术的文章?因为博主本人是东南大学在读研究生,导师确定下来的研究课题方向就是雷达通信一体化,所以希望能够将自己平时看到的有关雷达通信一体化技术的知识,通过博客的形式向大家展现出来。一方面是为了记录总结自己科研生活的过程,另一方面也是想让更多的人通过我的文章了解到这一领域的发展状态。雷达通信一体化概述雷达通信一体化,顾名思义就...
原创
博文更新于 2020.03.13 ·
13762 阅读 ·
32 点赞 ·
13 评论 ·
101 收藏

Zynq的启动与配置过程详解

Zynq的JTAG配置过程初学 Zynq 的时候,我相信大家应该和我一样,都是按照惯例打开 Vivado 软件,然后实现 Zynq 可编程逻辑硬件部分PL的设置后,把硬件部署导出,再打开 SDK 进行 ARM 核的软件部分 PS 编程设计,最后再将硬件比特流文件(.bit)和软件的可执行链接文件(.elf)下载到 Zynq 开发板中,这样就可以对自己的软硬件设计进行调试和验证。这种设计方式可以用...
原创
博文更新于 2020.03.13 ·
5396 阅读 ·
20 点赞 ·
1 评论 ·
76 收藏

嵌入式开发平台Zynq芯片介绍

本文主要对嵌入式开发平台Zynq芯片的发展历史、基础架构和应用等方面的知识进行了介绍,其中有博主自己的**理解与认识**,不是千篇一律的datasheet翻译。感兴趣的小伙伴可以点进来看看!
原创
博文更新于 2020.03.11 ·
6984 阅读 ·
6 点赞 ·
1 评论 ·
22 收藏