时钟信号测到摆幅偏大是啥情况

本文探讨了信号反射在高速信号中的显著影响,特别是在上升沿附近形成的振铃现象。当链路过长时,信号反射会导致振铃时间延长,表现为时钟信号摆幅异常,如高电平超过供电电压,低电平出现负值。理解这种效应对于避免信号质量下降至关重要。

时钟信号测到摆幅偏大是啥情况


有时候测到时钟信号高电平大于供电电平,低电平小于0V,感觉没啥道理,以为是探头坏了,但是更换探头结果还是一样,实际上是因为反射导致的。

在这里插入图片描述

常见的反射波形

如下所示,出现在上升沿附近,信号在链路上反复进行反射叠加形成振铃,最后慢慢趋于平稳:
在这里插入图片描述
因为信号在链路上的传播速度很快,所以反射效果一般都是在信号边沿才会比较明显,这也是为什么说高频信号(或者说信号边沿越陡),越需要考虑信号反射效应的影响。而低速信号并不是没有反射,只是信号幅度变化相比于信号反射叠加太过缓慢,看不出来而已。

好比说有两个信号,A信号幅值变化量是1V/ns,B信号是1mV/ns,传输线延迟是1ns,末端是全反射,信号从源端发送(传输线阻抗,输出阻抗先全部不考虑),1ns后到达末端,由于信号都是从0开始增加,此时末端接收到的信号还是0V,再等待1ns,A信号达到1V经过反射叠加为2V,而B信号只达到1mV,经过反射叠加只有2mV,如果说信号只反射这么1次,那B信号在不远的将来也能达到2V的一个反射叠加,但是实际上原始信号以及反射信号会在传输链路之间不停的反射下去,这些正反射或者负反射信号不停的叠加,最终使信号趋于稳定。对于低速信号来说,就算达到1V的幅值然后发生全反射,那也需要和前面一连串的反射信号叠加,自然也剩下不了多少,更不可能达到2V的一个反射电平。

当链路过长时

由上面可知,反射信号在链路中传播也是需要时间的,当链路过长,链路延时大于信号边沿时间,那么反射信号就会在信号更靠后的位置进行叠加,相当于把整个振铃的时间拉长,就出现好像是时钟摆幅大于供电电平的情况,高电平大于VCC,低电平出现负值

评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值