超大规模集成电路设计----MOS器件原理（三）

本文仅供学习，不作任何商业用途，严禁转载。绝大部分资料来自----数字集成电路——电路、系统与设计(第二版)及中国科学院段成华教授PPT

超大规模集成电路设计----MOS器件原理（三）

• 3.1半导体物理知识补充
• • 1. 半导体材料
  • 2. 固体类型
• 3.2二极管
• • 3.2.1 二极管--耗尽区
  • • 补充知识
  • 3.2.2 静态特性
  • • 1.理想二极管方程
    • 2. 手工分析模型 Manual Analysis
  • 3.2.3 动态或者瞬态特性
• 3.3 对MOS器件的定性理解Qualitative understanding of MOS devices
• • 3.3.1 MOS晶体管简介
  • • 电路符号symbols
  • 3.3.3 分析MOS管的静态和动态效应
  • • 1. The Threshold Voltage
    • 2. Resistive Operation/线性工作区
    • 3. The Saturation Region
    • 4. Channel-Length Modulation
    • 5. Velocity Saturation
    • 6. Drain Current versus Voltage Charts
    • 7. Subthreshold Conduction
    • 8. NMOS transistor modeled as a switch.
    • • 动态特性
      • • MOS结构电容
        • 沟道电容Channel Capacitance
        • 结电容Junction Capacitances (diffusion capacitance)
        • 器件电容模型
        • 源、漏电阻
  • 3.3.4 二阶效应
  • • 3.3.4.1阈值变化
    • • 1. 沟道长度缩小
      • 2. 漏端感应源端势垒降低/漏致势垒降低Drain-induced barrier lowering, or DIBL
      • 3. 窄沟道效应(Narrow-channel effects)
    • 3.3.4.2热载流子效应
    • 3.3.4.3闩锁效应
• 3.3 工艺偏差的影响Impact of process variations
• FinFET：前景与挑战FinFET: The Promises and the Challenges
• 补充1：阈值电压的相对详细推导
• 补充2：High-k dielectric? Low-k dielectric?

为什么要学习这一章：MOS器件是组成大部分现代数字电路的基础，我们确实可以使用Verilog等硬件描述语言来描述电路，把复杂的底层问题交给EDA软件，但想要对数字电路有更深刻的理解肯定是需要了解它底层的机理的，在这里我们也不讲的很复杂，对于过于复杂的推导可以看相关半导体物理的书籍，本博文仅仅对MOS器件做简单的推导，完整版推导可以自行查看《-数字集成电路——电路、系统与设计(第二版)》。标黄部分属于必须掌握的部分，黑体部分表示强调部分，有助于理解，对于普通字体部分，时间紧急的浏览者可以选择忽略，对于初学者，建议博文每部分都需要连贯阅读。

3.1半导体物理知识补充

• 工程前提The engineering premise
  It is a well-known premise in engineering that the conception of a complex construction without a prior understanding of the underlying building blocks is a sure road to failure.在工程学中，一个众所周知的前提是，在没有事先了解底层构建块的情况下，复杂结构的概念是一条必经之路。
• The goal
  Our goal is to describe the functional operation of the devices, to highlight the properties and parameters that are particularly important in
  the design of digital gates.我们的目标是描述设备的功能操作，突出在数字门设计中特别重要的特性和参数。
• The models
  We present both first-order models for manual analysis as well as higher-order models for simulation for each component of interest.
  我们提供了用于手动分析的一阶模型，以及用于模拟每个感兴趣组件的高阶模型。
• Actual parameters and process variations 实际参数和工艺变化

1. 半导体材料

上面都是可以制作半导体的材料

2. 固体类型

✓ 非晶体Amorphous materials have order only within a few atoms or molecular dimension.完全乱的
✓ 多晶Polycrystalline materials have a high degree of order over many atoms or molecular dimensions. 局部规则
✓ 单晶Single-crystal materials, ideally, have a high degree of order, or regular geometric periodicity, through the entire volume of the material. 全部规则

3.2二极管

明明我们讲的是CMOS电路，为什么要学习二极管？
MOS管内存在寄生二极管，这些MOS电路中均工作在反偏的二极管会影响MOS器件的电容，电容就会影响MOS管的动态特性！

• P型材料，一般是在硅里面掺杂硼B等三价材料，因为B三个电子，抢走了Si的一个电子，留下了空穴。所以叫P型材料，把B称为受主杂质（acceptor）
• N型材料，一般是在硅里面掺杂磷P等五价材料，因为P五个电子，多了一个电子，所以叫N型材料，把P称为施主杂质（donor）

我们把电子和空穴统称为载流子(carriers)。

3.2.1 二极管–耗尽区

a、b、c图分别表示二极管实际版图，一维图和电路符号。

这张图表示处于零偏置状态下的PN结各种曲线。零偏置状态下PN结存在一个内建电势The built-in potential barrier
这个内建电势的公式如下：
${\varphi }_0={\varphi }_T\ln \left[\frac{N_A{N}_D}{n_i^2}\right]$其中热电势${\varphi }_T=\frac{kT}{q}=26m\text{V at 300 K}$

NA 和 ND 分别是 pn 结的 p 区和 n 区的受主杂质和施主杂质的浓度。最初，边界处的电子和空穴浓度都存在较大的浓度梯度。多数载流子电子将开始从 n 区域扩散到 p 区域，多数载流子空穴将从 p 扩散到 n。在结点处，大多数载流子中和，留下固定（不动）受体和供体离子的区域（净带正电荷和负电荷）称为耗尽区或空间电荷区。 电荷在边界上产生一个电场，从 n 区引导到 p 区。 它使电子从 p 漂移到 n，空穴从 n 漂移到 p。注意扩散电流是浓度梯度造成的，漂移电流是耗尽电荷电场导致的。

补充知识

室温下，硅的本征载流子浓度$n_i=1.5\times 10^{10}c{m}^{-3}$
不同符号所表示浓度不同，如下图所示

3.2.2 静态特性

1.理想二极管方程

$I_D=I_S\left(e^{V_D/{\Phi }_T}-1\right)$

${\Phi }_T$是热电压,在室温下等于26 mV
$I_S$ 是一个经验值,称为二极管的饱和电流

2. 手工分析模型 Manual Analysis

在一阶模型中，可以合理地假设导电二极管上有一个固定的压降$V_{\text{Don }}$。虽然$V_{\text{Don }}$的值取决于IS，但通常假定值为0.7 V（模电学的0.7压降就是这么来的）。下面看一个例子。

3.2.3 动态或者瞬态特性

前面讲的二极管都是静态的，即我们给定一个大信号电压或电流来观察特性，但是集成电路中电压是经常变化的，所以我们有必要讨论二极管的动态特性。
事实上，MOS数字集成电路中的所有二极管都是反向偏置的，并且在任何情况下都应该保持反向偏置。 因此，我们将只关注在反向偏置条件下控制二极管动态响应的因素，即耗尽区电荷。
在二极管外部加上正向电压，提供载流子的源头应该是一个外部的电源，此时应该是电子注入n区和空穴注入p区，从而耗尽区中的电离杂质被中和，其宽度变窄。千万不要理解成了，在PN结外面加个正向偏置，这个电压把N区的电子吸过来，把P区的空穴排走，然后耗尽区更宽。

1. 耗尽区电容Depletion-Region Capacitance
   (1) Depletion-region charge (VD is positive for forward bias).
   $Q_j=A_D\sqrt{\left(2{\epsilon }_{si}q\frac{N_A{N}_D}{N_A+N_D}\right)\left({\varphi }_0-V_D\right)}$
   (2) Depletion-region width.
   $W_j=W_2-W_1=\sqrt{\left(\frac{2{\epsilon }_{si}{N}_A+N_D}{q}\frac{N_A{N}_D}{N_A{N}_D}\right)({\varphi }_0-V_D)}$
   (3) Maximum electric field.
   $E_j=\sqrt{\left(\frac{2q}{{\epsilon }_{si}}\frac{N_A{N}_D}{N_A+N_D}\right)({\varphi }_0-V_D)}$
   Φ0 is the built-in potential, ${\epsilon }_{si}$ stands for the (相对介电常数)electrical permittivity of silicon and equals 11.7 times the permittivity of a vacuum. W2/(-W1) = NA/ND。 我们取硅的相对介电常数为11.7

A depletion-layer capacitance can be defined
$\begin{array}{rl}{C}_j& =\frac{\mathrm{d}{Q}_j}{\mathrm{d}{V}_D}=A_D\sqrt{\left(\frac{{\epsilon }_{i}q}{2}\frac{N_A{N}_D}{N_A+N_D}\right)({\varphi }_0-V_D{)}^{-1}}\\ & =\frac{C_{j0}}{\sqrt{1-V_D/{\varphi }_0}}\end{array}$

where $C_{j0}$ is the capacitance under zero-bias conditions and is only a function of the physical parameters of the device.
$C_{j0}=A_D\sqrt{\left(\frac{{\epsilon }_{si}q}{2}\frac{N_A{N}_D}{N_A+N_D}\right){\varphi }_0^{-1}}$

对于线性结，可以提供结电容的更通用表达式
$C_j=\frac{C_{j0}}{(1-V_D/{\varphi }_0{)}^m}$ 重要公式，需要记住！同时要注意这是单位面积电容，不是实际电容
where $m$ is called the grading coefficient(梯度系数) and equals 1/2 for the abrupt junction（梯度结） and 1/3 for the linear or graded junction（线性结）.

可以观察到很强的非线性依赖性。另请注意，电容会随着反向偏置的增加而减小：5 V的反向偏置会使电容减小两倍以上

2. 大信号耗尽区电容
   定义了一个等效的线性电容$C_{eq}$，即对于从电压 $V_{high}$ 到$V_{low}$, 的给定电压摆幅，转移的电荷量与非线性模型预测的电荷量相同。意思就是说，就是我们定义一个等效电容，让这个等效电容反偏电压变化与真实二极管电压变化一致，用真实二极管电容变化的电荷量，比上这个电压变化量，就是等效电容$C_{eq}$的大小。
   C e q = Δ Q j Δ V D = Q j ( V h i g h ) − Q j ( V l o w ) V h i g h − V l o w = K e q C j 0 C_{eq}=\frac{\Delta Q_{j}}{\Delta V_{D}}=\frac{Q_{j}(V_{high})-Q_{j}(V_{low})}{V_{high}-V_{low}}=K_{eq}C_{j0} Ceq​=ΔV