本文仅供学习，不作任何商业用途，严禁转载。绝大部分资料来自----数字集成电路——电路、系统与设计(第二版)及中国科学院段成华教授PPT
超大规模集成电路设计----CMOS反相器（五）
为什么要学习这一章：CMOS反相器充斥着组合电路和时序电路的各个角落。在本篇博文中，我们将首先对CMOS反相器的静态和动态特性进行分析，然后再分析各种负载强度下，我们应该如何合理地设计反相器。最后我们对CMOS反相器的功耗进行分析。标黄部分属于必须掌握的部分，黑体部分表示强调部分，有助于理解，对于普通字体部分，时间紧急的浏览者可以选择忽略，对于初学者，建议博文每部分都需要连贯阅读。
5.1 静态CMOS反相器综述
5.1.1 静态CMOS反相器优点
为什么我们要用CMOS反相器，它究竟有什么魔力
- 输出摆幅为电源轨。
- 输出逻辑电平与器件相对尺寸无关，晶体管可做到当前工艺下的最小，为无比逻辑。
- 静态时，输出点与VDD或GND有一个有限电阻的通路，具有低输出阻抗，所以对噪声不敏感。
- 输入电阻极高，理论上可以有无穷大的扇出。
- 稳态情况下电源线和地线无直接通路，没有电流（忽略漏电流），意味着没有静态功率。
5.1.2 静态CMOS反相器的VTC曲线
具体推导看书即可，这里直接给出VTC曲线。
要记住不同的输入电压，对应NMOS管和PMOS管的工作状态
5.1.3 静态CMOS反相器瞬态响应简要分析
t P H L = f ( R o n , C L ) = 0.69 R o n C L t_{PHL}=f(R_{on},C_L)=0.69R_{on}C_L tPHL=f(Ron,CL)=0.69RonCL，从这个式子我们可以看出，反相器的速度取决于MOS管的等效电阻和负载电容，那么究竟该如何降低这个传播延时呢，后续我们将进行讨论。
5.2 CMOS反相器稳定性评估——静态特性
V O H = V D D V O L = G N D V_{OH}=VDD V_{OL}=GND VOH=VDDVOL=GND，在这一前提下，我们来推导 V M , V I H , V I L V_M,V_{IH},V_{IL} VM,VIH,VIL及噪声容限的精确值。即我们分析反相器的稳定性是通过分析反相器的噪声容限来实现的。
5.2.1 开关阈值 V M V_M VM
V M V_M VM 定义在 V i n = V o u t V_{in}=V_{out} Vin=Vout的点，反映在VTC曲线上就是y=x这条直线与VTC曲线的交点横坐标。
因为当输入电压在开关阈值附近时，PMOS和NMOS均处于饱和状态，所以可以得到下面这个式子
k n V D S A T n ( V M − V T n − V D S A T n 2 ) + k p V D S A T p ( V M − V D D − V T p − V D S A T p 2 ) = 0 k_nV_{DSATn}\bigg(V_M-V_{Tn}-\frac{V_{DSATn}}{2}\bigg)+k_pV_{DSATp}\bigg(V_M-V_{DD}-V_{Tp}-\frac{V_{DSATp}}{2}\bigg)=0 knVDSATn(VM−VTn−2VDSATn)+kpVDSATp(VM−VDD−VTp−2VDSATp)=0
化简得
V M = ( V T n + V D S A T n 2 ) + r ( V D D + V T p + V D S A T p 2 ) 1 + r V_M=\frac{\left(V_{Tn}+\frac{V_{DSATn}}{2}\right)+r\Big(V_{DD}+V_{Tp}+\frac{V_{DSATp}}{2}\Big)}{1+r} VM=1+r(VTn+2VDSATn)+r(VDD+VTp+2VDSATp)
其中
r = k p V D S A T p k n V D S A T n = υ s a t p W p υ s a t n W n r=\frac{k_pV_{DSATp}}{k_nV_{DSATn}}=\frac{\mathbf{\upsilon}_{satp}W_p}{\mathbf{\upsilon}_{satn}W_n} r=knVDSATnkpVDSATp=υsatnWnυsatpWp
为了分析方便，我们将上面的式子简化，得到
V M ≈ r V D D 1 + r V_M\approx\frac{rV_{DD}}{1+r} VM≈1+rrVDD
以后分析开关阈值，我们都只看这个简化的式子。
简单观察这个式子，我们发现如果r越大，则开关阈值就越大，直观的物理理解就是，r越大表明PMOS管子做的比NMOS越大，那么PMOS上拉能力就强，这样我要把输出电压下拉就需要更大的输入电压，这样开关阈值就增大了。
假如工程要求给定开关阈值，要求我们求PMOS和NMOS的大小比，那就根据下式来决定。
( W / L ) p ( W / L ) n = k n ′ V D S A T n ( V M − V T n − V D S A T n / 2 ) k p ′ V D S A T p ( V D D − V M + V T p + V D S A T p / 2 ) \frac{(W/L)_p}{(W/L)_n}=\frac{k'_nV_{DSATn}(V_M-V_{Tn}-V_{DSATn}/2)}{k'_pV_{DSATp}(V_{DD}-V_M+V_{Tp}+V_{DSATp}/2)} (W/L)n(W/L)p=kp′VDSATp(VDD−VM+VTp+VDSATp/2)kn′VDSATn(VM−VTn−VDSATn/2)
一个经典示例，0.25um下，给CMOS反相器2.5V供电，若要求开关阈值为1.25V，即电源电压的一半，则此时
( W / L ) p ( W / L ) n = 3.5 \frac{(W/L)_p}{(W/L)_n}=3.5 (W/L)n(W/L)p=3.5，最好是记住这个比例值
PMOS与NMOS比例对开关阈值影响详细分析
观察这个图可以得到如下信息
- VM对于器件比值的变化相对没想象的那么敏感，较小的比值变化对VM影响不大，这降低了对工艺准度的依赖。
- 可以利用PMOS和NMOS宽度比值变化来改变开关阈值从而主动制作一个VTC曲线不对称的CMOS反相器。具体应用如下图。
观察上图，对于Vma的阈值，输出响应如a所示，跳变非常多，但是如果把阈值改成Vmb，输出就会变得光滑。
5.2.2 噪声容限
对于一般情况，定义 V I H V_{IH} VIH和 V I L V_{IL} VIL为VTC曲线上 d V o u t d V i n = − 1 \begin{aligned}\frac{\mathrm{d}V_{out}}{\mathrm{d}V_{in}}&=-1\end{aligned} dVindVout=−1的两个点，这个时候反相器的小信号增益g=-1，这样可以推导出 V I H V_{IH} VIH和 V I L V_{IL} VIL的解析表达式，但是过于复杂了，下面我们采用一种更合理的手工分析方法来分析。
我们先利用VTC曲线找到VM，然后求出VM处的斜率曲线，让这个斜率曲线与Vout=VOH和Vout=VOL相交，得到的两个点分别就是VIL和VIH。
那么该如何推导出VIH和VIL用VM和g表达的式子呢？请看下面的推导。
- 首先我们先把过VM且斜率为g的曲线表达出来 V o u t − V M = g ( V i n − V M ) V_{out}-V_M=g(V_{in}-V_M) Vout−VM=g(Vin−VM)
- 令Vout=0得到 V I H = V M − V M g V_{IH}=V_M-\frac{V_M}g VIH=VM−gVM
- 令Vout=VDD得到 V I L = V M + V D D − V M g V_{IL}~=~V_M+\frac{V_{DD}-V_M}g VIL = VM+gVDD−VM
得到VIH和VIL之后就可以得到 N M H NM_H NMH和 N M L NM_L NML，即高电压噪声容限和低电压噪声容限。
N M H = V D D − V I H NM_H=V_{DD}-V_{IH} NMH=VDD−VIH
N M L = V I L NM_L=V_{IL} NML=VIL
最后我们还要求一下g的表达式
k n V D S A T n ( V i n − V T n − V D S A T n 2 ) ( 1 + λ n V o u t ) + k p V D S A T p ( V i n − V D D − V T p − V D S A T p 2 ) ( 1 + λ p V o u t − λ p V D D ) = 0 \begin{gathered}k_nV_{DSATn}\bigg(V_{in}-V_{Tn}-\frac{V_{DSATn}}2\bigg)(1+\lambda_nV_{out})+k_pV_{DSATp}\bigg(V_{in}-V_{DD}-V_{Tp}-\frac{V_{DSATp}}2\bigg)(1+\lambda_pV_{out}-\lambda_pV_{DD})=0\end{gathered} knVDSATn(Vin−VTn−2VDSATn)(1+λnVout)+kpVDSATp(Vin
1万+
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
