5、异构多核片上系统（MPSoC）架构与多媒体应用实例解析

异构多核片上系统（MPSoC）架构与多媒体应用实例解析

1. 1AX MPSoC 架构内存地址空间与通信方案

1AX MPSoC 架构具有特定的内存地址空间分配：
| 区域 | 地址范围 |
| ---- | ---- |
| 保留区域 | 0 MB ~ 4 MB |
| ARM7 - SS | 4 MB ~ 8 MB |
| XTENSA - SS | 8 MB ~ 12 MB |
| MEM - SS | 2 GB ~ 2 GB + 256 MB |
| HWFIFO | 12 MB ~ 13 MB |

该架构中 ARM 处理器与 XTENSA 处理器之间有两种通信方案：
- 基于全局内存的通信 ：
1. ARM 处理器检查其邮箱中的一位。若该位为 1，表示全局内存有可用空间。
2. ARM 处理器将该位清零，向全局内存写入数据，并将 XTENSA 处理器子系统邮箱的一位设为 1，表示全局内存中有数据可用。
3. XTENSA 处理器检查邮箱位后，将其清零，从全局内存读取数据，并设置 ARM 处理器子系统邮箱的位以通知读取操作完成。
此通信方式中，全局互连的带宽可能成为处理器间通信的瓶颈，且由于共享总线的限制，访问数据可能会有较长延迟。
- 基于硬件 FIFO（HWFIFO）的通信 ：
1. ARM 处理器直接将数据从其本地内存复制到硬件 FIFO。
2. 当 FIFO 中的数据数量达到一定阈值时，XTENSA 处理器通过中断或轮询方式检查。
3. XTENSA