FPGA的PS还有什么PL是什么意思

最新推荐文章于 2026-07-14 17:29:28 发布
原创 最新推荐文章于 2026-07-14 17:29:28 发布 · 3.3w 阅读 · 176 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
收录于
学习笔记

当前文章被收录于：

学习笔记
38 篇文章 187 人学习
订阅专栏 查看详情
IC基础复习

当前文章被收录于：

IC基础复习
4 篇文章 5 人学习
订阅专栏 查看详情
fpga

当前文章被收录于：

fpga
3 篇文章 3 人学习
订阅专栏 查看详情
本文介绍了ZYNQ架构中的两大核心部分：PS（处理系统）和PL（可编程逻辑）。PS部分基于ARM的SOC，而PL部分则是FPGA。文章还讲解了如何通过调用IP核来利用AXI接口实现PL与PS的互联。

在FPGA中

  1. PS: 处理系统 （Processing System) ：就是与FPGA无关的ARM的SOC的部分。
  2. PL: 可编程逻辑 (Progarmmable Logic)： 就是FPGA部分。之所以叫PL，而不是叫FPGA,用英文简写可能便于理解区分，或者显得比较专业吧（/滑稽脸）

对于ZYNQ，，就是两大功能块，PS 部分和 PL部分， ARM的SOC部分，和FPGA部分。我们可以通过调用IP核，系统会使用AXI(Advanced eXtensible Interface) 接口将IP与处理器连接，也就是实现PL与PS互联，所以你会在教程中看到这样的图片：

在这里插入图片描述
或者这样：
在这里插入图片描述

标签
#fpga开发 #经验分享 #学习笔记 #ZYQN #数字IC基础
别再只搞PL了！用ZYNQ7000的VIO核快速调试PS与PL数据交互（Vivado实战）
weixin_42522575的博客
05-12 318
本文详细介绍了如何利用ZYNQ7000的VIO核在Vivado中快速调试PS与PL数据交互，提升开发效率。通过VIO核的实时观测与激励功能，工程师可以无需物理外设即可实现信号调试，大幅简化传统复杂流程。文章包含VIO核配置、信号连接及高级调试技巧，是FPGA开发者的实用指南。
ZYNQ中PS、PL的含义
热门推荐
Fan_zhaoyang的博客
01-17 2万+
ZYNQ的术语简介，带你快速了解PS、PL、MIO、EMIO、APU、TTC、WDT、SWDT、SCU。
【FPGA开发】ZYNQ中PS与PL交互操作总结、BRAM，DMA原理浅析、仿真操作
FG的博客
11-21 4072
了解了总体框架后，可以对筛选出的，和数据交互有关的总线进行进一步学习，到这一步，就可以借鉴一些网络分享的琐碎知识点（当然也要结合UG585）RegOffset是地址偏移量，也就是在基地址的肩膀上，偏移多少个寄存器，注意，AXI总线是字节寻址的，映射地址时，按照4字节寻址。：注意总线颜色是AXI 32bit总线，PS和PL之间，共4个GP接口，每个方向各有两个，能实现双向的数据传输，和数据交互有关。：加速器一致性端口，PL端可以直接访问PS的缓存，提供缓存一致性访问，实现低延迟数据传输，和数据交互有关。
LabVIEW ZYNQ FPGA实战：PS端Linux RT实时读取PL端按键状态的全流程解析
w3x4y的博客
02-15 347
本文详细解析了如何在LabVIEW环境下实现ZYNQ FPGA的PS端Linux RT实时读取PL端按键状态的全流程。从硬件配置到FPGA程序开发，再到Linux RT端的寄存器读取与系统集成，提供了完整的实战指南和优化建议，帮助开发者高效完成ARM+FPGA协同开发任务。
FPGA学习琐碎笔记（一）
qq_42752888的博客
03-07 5683
一、FPGA硬件组成 1、CPU（处理器） FPGA的高端处理器主要由Xilinx（被AMD收购）与Altera（被Intel收购）两家制作。 FPGA的低端处理器制造厂商有紫光、复旦微、高云等。 其最小资源为CLB，CLB的数量决定了该FPGA芯片的资源大小。其外部晶振输入频率一般为50MHz，经过倍频可更高。 2、FLASH（闪存） FLASH一般用来存放代码文件，FLASH为非易失性存储器，即掉电后所存放数据不会丢失。 QSPI NOR FLASH理解：QSPI是一种传输协议，其相比较普
FPGA - ZYNQ 基于EMIO的PS和PL交互
博客
04-17 8743
在sdk开发中，sdk软件中提供了一些例程，在学习和开发的过程中可以查看学习这些例程更好的帮助我们学习和开发。
【二 zedboard】PS和PL之间的交互
xzs520xzs的博客
03-19 9252
PS和PL交互的话采用的是AXI协议，其中又可以分为：AXI-full（完整的AXI协议）、AXI-Stream（流式协议）和AXI-Lite（精简版，一次只能读写一个字，32位的寄存器）。 一、原理说明 1.在PL端创建IP核，用于向PS发送数据。这一过程通过AXI-Lite协议发送数据到GP接口，GP接口将会把数据放到该IP对应的内存中（已经同一编址） 2.在AXI-Lite协议下，与GP接口交互是一个字一个字的读写。 3.然后在PS部分通过ARM核上执行访问内存的C语言代码就可以把他对应的数据拿出来.
FPGA概念理解之：ZYNQ、PS、PL、APU、ARM、SOC、URAT、GPIO...
漫步量化
11-19 1万+
ARM ARM(Advanced RISC Machine)处理器是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器。 ARM处理器本身是32位设计，但也配备16位指令集，一般来讲比等价32位代码节省达35%，却能保留32位系统的所有优势。 RISC RISC（Reduced Instruction Set Computer，精简指令集计算机） SOC SOC(Syste...
什么是 zynq 的 ps 和pl 端？
抟土成人祖，炼石补青天。眼中览银河，手可摘星辰。
12-22 7891
通过PS和PL的协作，Zynq芯片能够同时满足复杂计算和高性能硬件加速的需求，是嵌入式开发中的强大工具。在Xilinx Zynq系列芯片（如Zynq-7000和Zynq UltraScale+）中，是芯片的两个主要部分，用于分别处理不同的任务。PS和PL是Zynq芯片的两大部分，功能上紧密集成，协同工作。，基于FPGA架构，允许用户根据需求实现自定义硬件逻辑。，它是基于ARM架构的处理器子系统。
Zynq PS_PL间通信学习（一） AXI_DMA_LOOP测试
weisili2000_2000的博客
12-06 1万+
参考资料： Xilinx官方参考文档：PG021_axi_dma、UG585_zynq_7000_TRM等 AXI DMA开发 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 黑金教程 course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf 米联客教程 S03_CH01_AXI_D...
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
weixin_44852755的博客
11-07 1万+
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
FPGA控制NVME开发流程
weixin_62432906的博客
07-09 288
FPGA控制NVME开发流程
GFPGAN：开源人脸修复与增强 懒人整合包
大师兄
07-11 443
传统超分辨率（CNN 架构）低清图片⟶CNN 模型⟶高清图片\text{低清图片} \longrightarrow \text{CNN 模型} \longrightarrow \text{高清图片}低清图片⟶CNN模型⟶高清图片痛点：如果原图丢失了核心面部信息（如瞳孔、睫毛细节），模型只能靠算法硬猜，容易导致放大后依然模糊或面部扭曲。GFPGAN 架构（生成式人脸先验 - Generative Facial Prior）
误码仪与时钟极性
qq_57548898的博客
07-13 339
误码仪输出一组源同步信号：同步时钟 clk、串行数据 data。数据在整个完整时钟周期内电平保持稳定，仅在指定时钟边沿瞬间完成比特电平切换；时钟极性 = 正（Rising） 时钟上升沿时刻更新 data 比特电平；更新完成后，数据在整个时钟周期维持固定电平。时钟极性 = 负（Falling） 时钟下降沿时刻更新 data 比特电平；更新完成后，数据在整个时钟周期维持固定电平。
基于FPGA的SPI通信-强化篇
qq_74282390的博客
07-09 489
本文介绍了SPI（Serial Peripheral Interface）通信协议的基本原理及其在FPGA中的应用。SPI是一种高速、全双工的同步串行通信协议，通过四线制（SCK、MOSI、MISO、CS_N）实现主从设备间的数据传输。文章详细讲解了SPI的物理层结构、四种通信模式（由CPOL和CPHA配置）以及典型应用场景（如FPGA与存储器、单片机间的通信）。通过三个FPGA实验（单字节发送、多字节连续发送、FLASH擦除控制），展示了SPI协议的实现方法，包括模块设计、Verilog代码编写及仿真验证
FPGA 中 STARTUPE2 原语的使用和含义
最新发布
m0_59337107的博客
07-14 264
摘要：STARTUPE2是Xilinx FPGA芯片内部的专用硬件结构，作为用户逻辑访问配置启动模块的接口。它不同于普通逻辑模块，主要用于连接配置相关信号，如配置Flash的时钟CCLK。通过STARTUPE2的USRCCLKO端口，用户逻辑可以在配置完成后继续驱动CCLK访问同一Flash。其核心功能包括输出配置时钟、启动完成标志等，是实现FPGA配置与用户逻辑交互的关键组件。不同Xilinx系列器件中，该原语名称略有差异（如7系列为STARTUPE2，UltraScale为STARTUPE3）。
VIVADO手册说明书
m0_59337107的博客
07-10 263
摘要： Xilinx/Vivado常用手册主要分为软件流程、RTL综合实现、约束时序、Tcl脚本、IP核、器件配置、调试烧录等类别。核心手册包括： 流程类：UG973（安装/版本）、UG892（设计流程）； RTL/综合：UG901（综合优化）、UG904（布局布线）； 约束时序：UG903（XDC约束）、UG906（时序收敛）； Tcl脚本：UG835（命令字典）、UG894（脚本编写）； 调试烧录：UG908（JTAG/ILA/烧录）、UG470（7系列配置）； 器件手册：DS181（电气参数）、UG4
verilog仿真的时钟沿采样
weixin_44357071的博客
07-14 228
主要是想确认，通过verilog产生的测试，如果是依靠边沿产生的测试数据，如下clk = 0;enda,b输入到测试环境中，时钟沿和数据同时到来的时候，都能采样到吗？答案：a能采样到，b不能。
SIP模块环境适应性工程解析：FPGA360封装、气密陶瓷外壳与ESD防护在特种工况中的工程实践
zitn2020的博客
07-11 380
本文以JLH232615-2伺服SIP模块为例，探讨了特种环境下伺服控制模块的关键防护技术。该模块采用陶瓷气密封装和平行缝焊工艺实现完全隔绝湿气腐蚀；通过PGA360面阵列封装增强机械稳定性；在19克超轻设计中保持高集成度；ESD防护达1000V HBM等级，并具备-65℃至+150℃的宽温域适应性。文章系统分析了封装工艺、机械结构、电磁兼容和热管理等维度的协同设计，展示了如何在极端环境中实现电子模块的高可靠性，为特种装备电子系统研发提供了工程参考。
clk_gate
2301_76563419的博客
07-13 249
clk_gate（时钟门控）是数字芯片设计里一项非常关键的。它的核心作用就像电路里的一个智能开关，可以按需，从而大幅降低功耗。时钟信号的翻转会消耗大量动态功耗，时钟树和相关逻辑的功耗甚至能占到芯片总功耗的。当电路模块空闲时，clk_gate 会切断它的时钟，让这部分电路“静默”，以显著节省能耗。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Successful 、

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值