使用xilinx最新工具vitis2019.2，定制zc702开发板linux系统

需要的工具

2019年10月9日，xilinx推出新一代FPGA集成开发工具——vitis，喜欢尝鲜的我，安装了vitis来进行FPGA开发。
　　我是嵌入式工程师出身，发现我的当前阶段的职业规划与老石《FPGA工程师最核心的就是全栈能力》（http://www.sohu.com/a/295982108_453160）基本一致，不论嵌入式工程师还是FPGA工程师，最后都要晋级为软硬件系统皆精通的全栈工程师（天下武功，殊途同归）。
　　全栈工程师就到头了吗？不，学海无涯啊。全栈工程师向上，还有算法全栈工程师（自己发明的名词，就是理解用户需求，将算力合理的分配套PS端和PL端，在全栈工程师基础上，具有算法硬件化的能力），数学工程师（在算法全栈工程师基础上，有了大量的工程实践，理解当前计算机体系架构背后的数学意义）。
　　闲话扯多了，回到正轨吧。在zynq系列（我使用zc702开发板，zynq7020的SOC）开发有操作系统的SOC系统，需要vitis工具（包含vivado2019.2、vivado_hls2019.2、vitis2019.2）和petalinux2019.2。
　　我的工具运行平台vitis安装在windows10上（vitis也可以安装在ubuntu上，我安装成功了，有两个问题，让我放弃了，第一，我的笔记本中ubuntu剩余空间太小了，不足安装；第二，vivado在ubuntu中运行正常，但vitis加载vivado生成的xsa文件失败，所以暂时放弃全linux环境开发zynq，后续争取全linux环境开发zynq）；petalinux安装在ubuntu16.04上（明年2020年准备升级为ubuntu20.04）。
　　vitis下载，下载地址：https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vitis.html，选择Xilinx Vitis 2019.2: All OS installer Single-File Download (TAR/GZIP - 30.76 GB) 文件，尽量不要使用web安装方式，方式网络通信失败导致多次安装。
　　petalinux下载，下载地址：https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/embedded-design-tools.html，选择PetaLinux 2019.2 Installer (TAR/GZIP - 7.92 GB) 文件。
　　vitis安装，基本就是下一步、下一步，里面有个选项，默认为vivado，更换为vitis即可，安装装包选择全部安装（也可根据自己需要进行更改）。安装完毕后，生成xilinx_vitis_ide2019.02、vivado2019.02、vivado_hls2019.02等。
　　petalinux安装，首先运行：sudo apt-get install -y python gawk gcc git make net-tools libncurses5-dev tftpd zlib1g:i386 libssl-dev flex bison libselinux1 gnupg wget diffstat chrpath socat xterm autoconf libtool tar unzip texinfo zlib1g-dev gcc-multilib build-essential libsdl1.2-dev libglib2.0-dev screen pax gzip chrpath socat texinfo gcc-multilib。安装必要的依赖包，然后运行./petalinux-v2019.2-final-installer.run，安装petalinux，按照提示安装即可，也很简单。
　　安装工具后，开始玩啥zc702吧。

定制自己的zc702包

vivado定制znyq7020板级描述

Petalinux2019.2需要Vivado2019.2提供的板级表述文件变为xsa文件（之前需要hdf文件）。
　　打开vivado2019.2工具，选择“open Example Project”->“Next”。
　　　选择“Base Zynq”->“Next”，建立zynq7020的工程。
　　自己填写工程名称、工程目录->“Next”，配置工程名称和要保存的目录位置。
　　选择zc702开发板->“Next”。
　　点击“Finish”完成工程建立。
　　新建工程状态，可以配置PS端连接状态。当前就不配置了，直接综合、布局布线生成xsa文件和bit文件。
　　点击“Generate Bitstream”进行综合和布局布线。
　　综合和布局布线完毕后。
　　导出*.xda板级描述文件和*.bit FPGA文件。
　　生成我们需要的zc702_demo.xda和zc702_demo.bit文件。

petalinux定制linux发行版

需要下载官方提供的zc702的linux的包，加上用vivado定制的zc702_demo.xda和zc702_demo.bit两个文件即可。
　　zc702的BSP包下载地址：https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/embedded-design-tools.html，下载 ZC702 BSP (BSP - 99.45 MB) 文件。
　　打开ubuntu的终端，收入指令输入指令：source /home/shirf/peta_linux/2019.2/settings.sh，是当前终端使用petalinux的工具。

　　使用zc702的BSP包生成linux工程包。输入指令：petalinux-create -t project -s setup_packet/xilinx-zc702-v2019.2-final.bsp。生成xilinx-zc702-2019.2工程目录。