【硬件设计】半桥驱动电路中自举电路的原理与元件选择指南

【硬件设计】半桥驱动电路中自举电路的原理与元件选择指南

前言

在半桥配置中驱动高侧 MOSFET 是电源设计中的一大挑战，核心难点在于如何为参考点不断“漂移”的高侧栅极驱动器提供稳定的偏置电压。自举电路（Bootstrap Circuit）因其成本低、结构简单，成为了最常用的解决方案。

本文将结合 TI 的 620V 半桥驱动器 UCC27710，深入探讨自举电路的工作原理以及四大核心元件的选择规范。

一、 自举电路的基本操作原理

自举电路的核心逻辑是利用电容的储能特性，在高低侧开关管切换的过程中实现电压的“抬升”。

1. 充电过程（低侧导通）： 当低侧 FET 导通、高侧 FET 关断时，开关节点 $HS$ 被拉至地（GND）。此时，辅助电源 $VDD$ 通过自举二极管和电阻为自举电容 $C_{boot}$ 充电。
   

2. 放电/驱动过程（高侧导通）： 当低侧关断、高侧导通时，$HS$ 节点升至高压总线电压。自举电容此时充当高侧驱动器的临时“电池”，通过 $HO$ 引脚为高侧 FET 的栅极提供电荷。
   

二、 核心元件的选择指南

选择合适的元件是确保功率 FET 稳定开关、降低损耗的关键。

1. 自举电容器 ($C_{boot}$) —— 最关键元件

自举电容必须存储足够的能量，以保证在高侧驱动期间电压降（纹波）不触发驱动器的 UVLO（欠压锁定）。

• 经验法则： $C_{boot}$ 的电荷量应至少是高侧 FET 栅极电容的 10 倍 以上。
• 计算公式（估算）：
  $$C_{boot}\ge 10\times \frac{Q_g}{VDD-V_{BootDiode}}$$
• 选型建议： 建议使用低 ESR 和低 ESL 的 X7R 材质贴片陶瓷电容（MLCC）。额定电压建议选择 $2\times VDD$ 以应对直流偏置下的容量衰减。

2. VDD 旁路电容器 ($C_{VDD}$)

为了给 $C_{boot}$ 充电，前端必须有一个更大的能量池。

• 计算公式： $$C_{VDD}\ge 10\times C_{boot}$$
• 作用： 确保在充电序列期间，$VDD$ 上的纹波不会超过 10%。

3. 外部自举二极管 ($D_{boot}$)

二极管需要承受系统的高压总线电压，并具有极佳的反向恢复特性。

• 性能要求： 建议使用 快恢复二极管 或 肖特基二极管。
• 关键点： 必须具备极低的反向恢复时间（$t_{rr}$）和结电容。如果 $t_{rr}$ 过长，电荷会从 $C_{boot}$ 倒流回 $VDD$，并产生巨大的反向恢复损耗，引起 $HB-HS$ 引脚上的过冲和下冲，甚至导致驱动器损坏。

4. 自举电阻 ($R_{boot}$)

自举电阻主要用于限制启动瞬时的峰值充电电流。

• 作用：
  1. 限制流经二极管的峰值电流。
  2. 控制 $HB-HS$ 电压的上升斜率（$dv/dt$），抑制振铃。
• 选型权衡： 增大电阻会延长启动时间；减小电阻（如使用 $0\Omega$）会导致严重的电磁干扰（EMI）和电压过冲。
• 建议值： 根据 TI 测试，通常选择 $2.2\Omega$ 或更小的值可以有效抑制振铃，同时保证充电速度。

三、 PCB 布局注意事项

即使选择了正确的元件，糟糕的布局也会引入寄生电感，导致电路失效。

1. 最小化环路面积： $C_{boot}$、$D_{boot}$ 和 $C_{VDD}$ 构成的充电环路，以及 $C_{boot}$ 到驱动器引脚的放电环路应尽可能小。
2. 就近放置： $C_{boot}$ 和 $C_{VDD}$ 应紧挨着驱动器的电源引脚（如 UCC27710 的 $VDD$ 和 $HB/HS$ 引脚）。
3. 高低压隔离： 将高压总线布线与低压信号布线分开，防止干扰。

四、 总结

针对半桥配置的自举电路，其设计核心在于：

• 电容容量够大：保证能量供应。
• 二极管够快：减少反向恢复损耗。
• 电阻适中：平衡充电速度与噪声抑制。
• 布局够紧凑：降低寄生参数影响。

通过合理配置上述元件，设计人员可以确保驱动系统在 600V 或更高电压应用下的可靠性与鲁棒性。

参考资料：

• TI Application Note SLUA887: Selection of Bootstrap Circuit for Half-Bridge Configurations
• 相关器件：UCC27710 (620-V Half-Bridge Gate Driver)