中興微電子、RISC-Vの2スレッド化で性能30％向上――香山第3世代を共同開発、AI計算センター向け「珠峰200」も公開
［メンバーシップ限定］中国の中興微電子（Sanechips Technology）は、2026年10月18～20日に深圳で開催された第6回RISC-V中国サミットに合わせ、オープンソースの高性能RISC-Vプロセッサー「香山」の共同開発成果を発表した。
北京開源芯片研究院、アリババの達摩院と協力し、香山の第3世代「昆明湖」KMH-v3を基盤とする同時マルチスレッディング（SMT）の基本実装を開発。2スレッド構成でCPU内部の処理資源を共有する仕組みを最適化し、SPECint2006による測定で単一スレッド構成比30％の性能向上を確認したという。
また、中興微電子傘下の砺睿微は、AI計算センター向け高性能RISC-Vプロセッサー「珠峰200」を初公開した。AIエージェントの大規模運用やAI推論システムを対象とし、AI演算命令、行列演算、ベクトル演算、DDR5、PCIe、CXLなどへの対応を打ち出している。
今回の発表は、中国のRISC-V開発が、プロセッサーの動作検証や個別の性能向上から、データセンターでの実用化を見据えた開発へ広がっていることを示す。
一方、日本でも富士通が2026年9月、次世代CPU「FUJITSU-MONAKA」と同CPUを搭載するサーバーの販売計画を発表している。高性能CPUの国産化という点では共通するが、中国のRISC-V共同開発と、日本のArm系CPUを中心とする製品開発には、異なる技術戦略が見られる。
香山第3世代、SMTによってCPU資源の利用効率を改善
今回の技術発表の中心となったのは、香山の第3世代「昆明湖」KMH-v3におけるSMTの開発である。
香山は、北京開源芯片研究院などが中心となって開発を進めるオープンソースの高性能RISC-Vプロセッサーである。
RISC-Vは、プロセッサーが実行する命令の体系を定めたオープンな命令セットアーキテクチャー（ISA）である。企業や研究機関は、この命令セットに基づいて独自のCPUを設計できる。
ただし、RISC-Vを採用するだけでCPUが高性能になるわけではない。実際の処理能力は、命令の実行方式、演算器の構成、キャッシュメモリー、メモリーアクセス、内部通信などの設計によって大きく変わる。
中興微電子が今回取り組んだSMTも、こうしたCPU内部の処理効率を改善する技術の一つである。
通常、一つのCPUコアが一つの命令スレッドを実行していると、メモリーからのデータ到着を待つ間などに、一部の演算資源が使われない時間が生じる。
SMTは、一つのCPUコアで複数の命令スレッドを並行して扱い、こうした空き時間を別の処理に利用する仕組みである。
中興微電子などの共同開発チームは、2スレッドを扱うSMT-2の基本構成を実装し、スレッド間の処理割り当てや内部資源の共有を最適化した。
その結果、SPECint2006による測定で、単一スレッド構成と比較して30％の性能向上を確認したと発表した。
ここで重要なのは、SMTによってCPUコアそのものが30％高速化したという意味ではないことである。
一つのコアに複数の処理を並行して実行させることで、利用可能な演算資源をより効率的に使い、測定された処理性能を高めたという成果である。
また、今回の発表には測定時の詳細な構成やワークロード別の結果が含まれていない。30％という数値を、すべてのソフトウェアに共通する性能改善率として扱うことはできない。
命令取得からメモリーアクセスまで共同で最適化
中興微電子は、今回のSMT開発に関連して、オープンソースの開発プロジェクトに累計14件のプルリクエストを提出したと説明している。
プルリクエストとは、開発したプログラムの変更内容を、共同開発プロジェクトに取り込むよう提案する仕組みである。
同社が取り組んだ主な対象は、命令フェッチ、命令デコード、スケジューリング、ロードキュー、ストアキューなどである。
命令フェッチはCPUが実行する命令を取り込み、命令デコードはその内容を解釈する処理である。スケジューリングは、実行可能な命令を演算器に割り当てる役割を持つ。
ロードキューとストアキューは、メモリーからのデータ読み込みや書き込みに関係する処理を管理する。
これらは、高性能CPUの内部で多数の命令を効率よく処理するための重要な機構である。
SMTを実装する場合、複数のスレッドが同じCPU内部資源を利用するため、単に処理を並行化するだけでは性能が向上するとは限らない。
一方のスレッドが資源を占有すれば、もう一方の処理が停滞する可能性もある。
今回の共同開発では、こうした資源の共有方法を調整し、SMTによる性能改善を目指した。
中興微電子は、複数の内部機構で有意な改善が得られたと説明している。ただし、個々の改良による性能向上率は今回の発表では示されていない。
NoCの主要機能80％を試作チップで検証
中興微電子は、SMTに加えて、NoC（Network on Chip）の研究開発も進めている。
NoCは、CPU内部に配置された複数の演算コア、キャッシュメモリー、メモリー制御回路などを接続する通信基盤である。
CPUのコア数が増えると、個々のコアの演算性能だけでなく、コア間やメモリーとの間でデータを効率よく転送する能力が重要になる。
中興微電子は、温榆河プロジェクトとの協力を通じてNoCの主要技術を研究しており、主要機能の80％について、北京開源芯片研究院の汎用計算SoC試験チップで商用化前の検証を完了したという。
これは、シミュレーションや設計上の検討だけでなく、試作した半導体を利用する検証へ進んでいることを意味する。
ただし、80％という数字は、対象とする主要機能の検証状況を示すものであり、NoC全体の開発が80％完成したことや、商用製品としての信頼性検証が完了したことを意味しない。
今後は、残る機能の検証とともに、実際のCPU製品における通信性能、消費電力、拡張性などの評価が必要になる。
AI計算センター向け「珠峰200」を初公開
今回の大会では、中興微電子傘下の砺睿微が、高性能RISC-Vプロセッサー「珠峰200」を初めて公開した。
10月19日に明らかになった製品概要によれば、珠峰200はAI計算センター向けに設計されたCPUであり、主に三つの用途を想定している。
第一は、多数のAIエージェントを並行して実行する大規模クラスターである。
第二は、AI推論用の大規模計算システムにおいて、GPUなどのアクセラレーターを管理・連携させるホストCPUとしての利用である。
第三は、企業向けのAI推論環境において、CPUとGPUを組み合わせて処理を分担する混合推論である。
珠峰200は、これらの用途に向け、RISC-VのAI関連命令を利用した演算高速化に対応する。
また、行列演算、ベクトル演算、データ圧縮、暗号化などのアクセラレーターを統合しているという。
高速接続については、DDR5メモリー、PCIe、CXLに対応する。
CXLは、CPUとメモリー、アクセラレーターなどを高速に接続し、計算資源を効率的に利用するためのインターフェース技術である。
AI計算センターでは、大規模なモデルを実行するために多くのメモリーと演算資源が必要になる。CPUとアクセラレーターの接続能力は、システム全体の処理性能に影響する。
珠峰200は、こうしたAI計算基盤の構成要素としての利用を想定している。
KV Cacheと長文処理を最適化
珠峰200の製品概要では、AI推論に特有の処理への最適化も強調されている。
その一つがKV Cacheである。
大規模言語モデルが文章を生成する際には、それまでの入力や生成結果に関係する中間データを保持し、後続の処理で再利用する。
KV Cacheは、こうしたデータを保存する仕組みであり、同じ計算を繰り返す負担を減らす役割を持つ。
一方、長い文章を扱う場合や、多数の利用者が同時にAIを利用する場合には、KV Cacheが大量のメモリーを消費する。
珠峰200は、KV Cacheと長文コンテキストを扱う大規模モデルの推論処理について、最適化を進めているという。
また、複数の専門モデルを必要に応じて切り替えて利用するMoE（Mixture of Experts）方式についても、RISC-V CPUとGPUアクセラレーターを組み合わせた混合推論への対応を打ち出している。
これらの説明から、珠峰200はCPU単体の演算性能だけでなく、AI推論システム全体の効率を重視した製品と位置付けられる。
ただし、今回公表された情報では、KV Cacheの処理速度やメモリー効率がどの程度改善されるのかは明らかになっていない。
また、行列演算などのアクセラレーターを搭載していても、GPUを代替できるほどのAI演算性能を備えていると確認されたわけではない。
